Frekans ise periyodik bir işaretin bir saniyede kaç periyot tamamladığıdır, yani bir saniyede kendisini kaç kere tekrarladığıdır. f ile gösterilir, birimi Hertz dir. Örn: Periyodik bir işaret saniyede 10 defa kendisini tekrarlıyorsa frekansı 10Hz dir.

Düşünüldüğünde anlaşılacağı üzere f ve T birbirine doğrudan bağlıdır ve bu bağlantı f=1/T dir.

Diğer periyodik işaretlerde olmayan sadece kare dalgada olan bir özellik “duty cycle” dır. Duty cycle, bir kare dalga işaretinin bir periyot boyunca “lojik 1″ olduğu sürenin toplam periyoda oranıdır. Yukarıdaki örnek için “duty cycle” X/periyot tur.
Yüzde(%) cinsinden veya ondalık gösterimle ifade edilir. Yukarıdaki kare dalga örneğimizde duty cycle sayısal olarak gösterilmemişse de yaklaşık olarak % 50 dir veya 0.50 olarak gösterilir. Örneğin duty cycle si %20(aynı zamanda 0.20) olan bir kare dalga işareti:

0.2=x/5x

Ortalama DC değer. Evet, periyodik işaretlerde bir de ortalama DC değerden bahsedilir. Karşılaştığımız çoğu periyodik işaretin ortalama DC değeri 0 dır ama 0 olmak zorunda değildir. Nitekim yukarıda ilk verilen örnekte kare dalga işaretimizde ortalama DC değeri 5V/2 = 2.5V tur(duty cycle=0.5 idi). Ortalama DC değer bulmak için bir periyotta grafiğin altında kalan alanı(sıfırın altındakileri – kabul ederek) periyot süresine böleriz.
%20 “duty cycle” olan yukarıdaki örneğimizde bir periyotta grafiğin altında kalan alan 5 x X=5X, periyot 5X. Dolayısıyla ortalama DC değeri 5X/5X=1 V olur.

Ortalama DC değer ne anlam ifade eder?
Ortalama DC değer kare dalga işaretinden süzerek elde edebileceğimiz DC değerdir. Yani ortalama değeri 5V olan bir kare dalgadan alçak geçiren filtre kullanarak 5V luk DC gerilim elde edebiliriz.

Peki “Duty Cycle” ile ortalama DC değer arasında nasıl bir ilişki vardır?
Ortalama DC değerin bir periyotta grafiğin altında kalan alanın periyot süresine oranı olduğunu ifade etmiştik. Duty cycle bu alanı doğrudan etkilediğinden ortalama DC değer ile duty cycle birbirine doğrudan bağlıdır. Tepe değeri A V olan ve duty cycle si D olan bir kare dalganın ortalama DC değeri:
Ortalama DC değer = A x D olur. Örneğin tepe değeri 10V, duty cycle %60 olan bir kare dalganın ortalama DC değeri 10×0.6= 6 V olur. Bu sayede bir kare dalganın “duty cycle” ını değiştirerek kare dalga ile sürülen herhangi bir yüke aktarılan ortalama gücü değiştirebiliriz. Bir kare dalga işaretinin “duty cycle” değerinin değiştirilmesine PWM(pulse width modulation)-darbe genişlik modülasyonu denir.

Son olarak kare dalga için yükselme ve düşme süresi olarak iki zaman tanımlanır. Gerçek hayatta kare dalgamızın bir anda 0 dan A volta çıkmasını bekleyemeyiz, kısa da olsa bir zaman geçer bu zamana yükselme süresi(rise time), aynı şekilde A volttan 0 a düşmesi için geçen süreye düşme süresi(fall time) denir.

Genel olarak kare dalgamızı tanıdık ancak asıl önemli olan konuya şimdi geçiyoruz: Kare dalga işaretimizin frekans spektrumu.

Not: İşaret ve sinyal kelimeleri eşanlamlıdır.
Herhangi bir sinyalin(örn: voltaj, akım) bir zaman bölgesinde bir de frekans bölgesinde görüntüsü vardır. İşaretimizi osiloskopa bağladığımızda zaman bölgesinde görürken, spektrum analizörüne bağladığımızda frekans bölgesinde görürüz. Elektronik mühendisliğinde elektriksel işaretleri zaman bölgesinde analiz etmek istediğimiz gibi çoğu zaman frekans bölgesinde de analiz etmek isteriz. Bir işaretin içerisinde hangi frekanslar var? Üzerinde çalıştığımız devrede hangi frekans bileşenleri bizim için önemli, hangileri gereksiz, hangileri gürültü… gibi soruların cevabını frekans bölgesinde düşünürüz. Atıyorum bir FM radyo sinyali içerisinde veya bir GPS sinyali içerisinde gelmesini beklediğimiz frekans aralığı belirlidir, diğer frekans bileşenleri bizim için gürültüdür, istemeyiz…

Örneğin f frekanslı bir sinüzoidal işaret zaman bölgesinde aşağıdaki gibi salınırken frekans bölgesinde sadece f frekansını işgal eder:

Aynı şekilde frekans bölgesinde sadece tek frekans işgal ediliyorsa bu işaretin zaman bölgesindeki görüntüsü bir sinüzoidaldir(iki yönlülük).

Veya bir konuşma işareti zaman bölgesinde aşağıdaki gibiyken frekans bölgesinde 1k-3k frekansları arasını işgal eder, yani konuşma işareti frekansları 1k ile 3k arasında değişebilen bir çok sinüzoidali barındırıyor.
Zaman bölgesinde tipik bir konuşma sinyali:

Bir işaretin zaman bölgesindeki görüntüsü ile frekans bölgesindeki görüntüsü Fourier dönüşümü ile birbirine bağlıdır. Örneğin sinüzoidal bir işaretin fourier dönüşümünü aldığımızda f frekansında bir “dirac” fonksiyonu görürüz(yani sadece f i işgal eder). Fourier dönüşümü bize bu imkanı veren matematiksel bir araçtır, bu işlemi yaptığı açık ancak nasıl yaptığını ne yazık ki henüz tam bilmiyorum, açıklayabilcek kadar özümseyebildiğim zaman bu yazıyı güncelleyeceğim veya yeni bir yazı yazacağım. Dolayısıyla şimdilik fourier dönüşümünün bizim işimize nasıl yaradığını bilelim yeter.

Peki, gelelim kilit sorumuza:
Bizim kare dalga işaretimiz zaman bölgesinde böyleyken acaba frekans bölgesinde nasıldır? Sorumuzun cevabı kare dalga işaretimizin fourier dönüşümünde…
Kare dalga işaretimizin fourier dönüşümünü aldığımızda(fourier dönüşümü ve fourier seri açılımı esasında aynı işlemdir)
yani f frekanslı bir kare dalga işaretinin frekans bölgesindeki görüntüsüne baktığımızda varsa 0(ortalama DC) frekans bileşeni ve f,3f,5f,7f … frekanslarının işgal edildiğini görürüz. Yani bizim f frekanslı dediğimiz kare dalgamız aslında içerisinde birbirinden farklı frekanslı bir çok sinüzoidal barındırıyor. Diğer bir ifadeyle bu barındırılan sinüzoidalleri topladığımızda kare dalga elde ediyoruz. Bizim köşeli köşeli gördüğümüz kare dalgamızın içerisinde çeşitli frekanslı ve çeşitli genlikli sinüzoidaller var. Enteresan ama gerçek!
Kare dalgamızı oluşturan bu sinüzoidallere aynı zamanda harmonikler adı verilir. Bu sinüzoidallerden(veya harmoniklerden) genliği en büyük olan sinüzoidal kare dalgamızla aynı frekanslı olan sinüzoidaldir. Karedalganın oluşumunda en büyük emeği olan da bu sinüzodaldir, bu yüzden kendisine “fundamental component”(temel bileşen) denir. Birinci harmonik de denebilir.
Diğer harmoniklerin frekansları 3f, 5f, 7f, 9f… tek katlar olarak sonuza kadar gider(pratikte belirli sayıda harmonik toplamak bizim için yeterli kare dalgayı verebilir) ve frekansı yüksek harmoniklerin daha düşük genlikli olduğunu görürüz:
0 ile A arasında değişen %50 “duty cycle” si olan bir kare dalga için:

Şimdi gelelim kare dalga ve frekans bileşenleri ile ilgili internetten derlemiş olduğum, olayları çok güzel özetleyen bazı resim ve apletlere:
Wikipedia: Harmoniklerin toplanmasıyla kare dalganın oluşumu:

techmind.org: En önemli 4 harmoniğin toplanmasıyla kare dalganın büyük ölçüde oluşması:

falstad.com: Bu konuyla alakalı karşılaştığım en güzel görsel içerik:
http://www.falstad.com/fourier/

Sonuç olarak; kare dalganın sinüzoidal bileşenler barındırdığının farkında olmalıyız. Bu yazıda anlatılmak istenen en önemli durum budur.

Böylece kare dalga işaretimizi tanımaya çalıştık. Artık kare dalgayı biraz daha farklı değerlendirebiliriz. Mesela bir PWM işaretinden DC çıkış elde edilmek isteniyor, olur mu olmaz mı? Hemen kare dalganın frekans bileşenlerine bakıyoruz 0 frekansta(DC de) değer var mı? Yani ortalama bir DC değer var mı? Eğer varsa alçak geçiren bir filtre ile bu DC değer elde edilebilir. Bu ortalama DC değerin kare dalganın “duty cycle” ile değiştiğini hatırlayınız, eğer “duty cycle” yi değiştirebilirsem alçak geçiren filtremin çıkışında değişken bir DC değer görürüm. SMPS DC-DC kıyıcıların çalışma prensibi.

Veya elimizde f frekanslı bir kare dalgamız varsa f frekanslı bir sinüzoidal de vardır, çünkü bu kare dalganın ilk bileşeni aynı frekanslı sinüzoidaldir, kare dalganın içinden bu sinüzoidali çekip almak için yapmamız gereken merkez frekansı f olan bir bant geçiren filtre kullanmak, eğer ortalama DC değer sıfırsa alçak geçiren filtre kullanarak da bu sinüzoidali alabiliriz. Elimizdeki bu f frekanslı kare dalgadan elde edebileceğimiz sadece f frekanslı sinüzoidal mi? Hayır, daha bir dünya harmonik(3f, 5f, 7f…) var ama genlikleri düşük Bunları da süzüp alabiliriz ancak kullanabilmek için yükseltmemiz gerekir.

Öte yandan f frekanslı kare dalgamızdan opamplı bir devreyle kolayca gerçekleyebileceğimiz integrator yardımıyla üçgen dalga elde edebiliriz.

Peki elimizde bir f frekanslı sinüzoidal varsa bunu f frekanslı bir kare dalgaya nasıl çeviririz? Opamplı bir karşılaştırıcı ya da karşılaştırıcının jitter olayının önüne geçilmiş modeli yine opamplı bir devreyle gerçeklenebilecek olan “Schmit trigger” kullanarak.

Karşımıza çıkabilecek başka bir durum: Bir sisteme kare dalga giriyor fakat kare dalga umduğumuz çıkış pek kare dalgaya benzemiyor. Sistem dediğim bir yükseltici veya en basitinden uzunca bir kablo olabilir. Bunu nasıl yorumlarız? Demek ki sistemimiz kare dalgamız içerisindeki harmoniklere aynı muameleyi yapmamış, atıyorum f frekanslı bileşeni 5 kat yükseltirken 7f frekanslı bileşeni 2 kat yükseltebilmiş. Veya f frekanslı bileşeni 3ms geciktirirken 9f frekanslı bileşeni 4ms geciktirmiş(grup delay dediğimiz olay)… Dolayısıyla farklı muamelelerden geçen bileşenler çıkışta eski resmi(kare dalgayı) oluşturamıyor…

Eleştiri ve sorular için yorum bölümünü kullanınız. İyi çalışmalar.

Analog devrelere kıyasen dijital devrelerin bu yaygınlığının altında dijital devrelerin avantajları yatmaktadır. Bu avantajlardan önde gelenleri: Dijital devrelerde gürültü(noise) sorununun hemen hemen olmaması buna paralel olarak uygulanan bir işaretin orjinal halinin geri elde edilebilmesi(gürültünün etkisinin giderilebilmesi) ve devrenin istenildiği kadar genişletilebilmesi(katlar arasında gürültü ve işaretin kaybolması gibi bir problem olmaması sayesinde). Yine buna paralel olarak dijital devrelerin daha güvenilir olması. Tabi bu saydığımız avantajlar bir yere kadar doğru; dijital devreler de gürültüden etkileniyor, işaretimiz gürültü etkisiyle kaybolabilir de. Ancak bu etkilenme analog devrelerin gürültüden etkilenmesiye kıyaslanamayacak kadar etkisiz ve belirli bir ölçüyü aşmadığı sürece giderilebilmesi mümkün bir etkilenmedir.

Gürültü konusunun yanı sıra dijital devrelerin diğer avantajları; verilerin saklanabilmesi dijital hafıza elemanlarıyla mümkündür, analog devrelere kıyasen baskı devre olarak üretilmesi daha kolaydır. Tüm bu avantajların genel bir sonucu olarak dijital devrelerle analog devrelere kıyasla çok daha gelişmiş(akıllıca) uygulamalar geliştirilebilir.

Bugün dijital devre teknolojisi almış başını gitmiş; süper hızlı, küçük ve bir o kadar da karmaşık ve akıllı devreler mikro hatta nano boyutlarda üretilebilir olmuştur. Bahsettiğimiz teknoloji transistor teknolojisidir. Buna ilaveten CMOS teknolojisiyle müthiş az güç tüketerek güç tüketim problemini büyük ölçüde aşan dijital devreler taşınabilir olmuş ve günlük hayatımıza iyice yerleşmişlerdir.

Tüm bunlara rağmen analog devreler hayatımızdan çıkmıyor, çıkamaz da! Çünkü hayatın içindeki büyüklükler analog; ses, ışık, sıcaklık, basınç gibi büyüklükler analog büyüklüklerdir. Dijital devreler her ne kadar işlemlerini dijital olarak gerçekleştirseler de dış dünyadan analog giriş(input) alırlar ve yine dış dünyaya analog çıkış verirler(bu her cihaz için geçerli değil ama genelde böyledir). Örnek: mp3 çalarımızda havadan gelen AM veya FM işaretleri antende bir gerilim indükler, bu gerilim analog bir gerilimdir ve mp3 çalarımız bu işareti alıp değerlendirebilmek için işareti bir takım analog işlemlere tabi tutmak zorundadır. Demodülasyon işlemi dijital devrelerle gerçeklenir ve dijital işaret analoga çevirilip hoparlöre analog işaret olarak gönderilir ki duyup anlayabilelim.

Bu girişten sonra gelelim asıl konumuz dijital devre tasarımına; dijital devre tasarımına girmeden önce bir sınıflandırma yapmalıyız. Bu sınıflandırmayı sizin yapmanıza olanak sağlayacak birkaç örnek seçelim.

Bir dijital devre düşünün; A, B ve C anahtarları olmak üzere üç girişi olsun. Bu girişler herhangi bir sistemi kontrol ediyor olsun. Bizden istenen bu girişlerden iki veya daha fazlasının lojik 1 olduğu durumda sistemin kapatılması olsun. Diğer durumlarda(sadece bir anahtar lojik 1 konumunda veya hepsi lojik 0 olduğu sürece) sistem çalışmaya devam etsin.

Bir de diğer bir dijital devre düşünün ki turnikeden geçen kişi sayısını sayıyor ve her geçişte yeşil bir ışık yakıyor olsun. Bu iki devre tipi arasında nasıl bir fark vardır? İlk bahsettiğimiz devrenin çıkışı(sonucu) tamamen şu andaki girişlere bağlıdır. Devremiz bakar hangi anahtarlar lojik 1 veya lojik 0… ona göre bir cevap verir, her şey o anda olup biter. Bu tip devreler Kombinasyonel lojik(sayısal) devre olarak adlandırılır.

İkinci tip devremizde ise iş bu kadar basit değildir, devremiz şu anda gelen girişe ve şu andaki durumuna göre bir cevap verir. Düşününüz; sayının bir artması olayı dedik, sayının bir artması için önceki sayının biliniyor olması gerekir ki bu da bir hafıza gerektirir. Veya bir yürüyen ışık uygulaması, ledlerin sırayla yanabilmesi için bir önceki adımdaki durumun biliniyor olması gerekir. Bu tip devrelere de hafızalı veya sekansiyel(sequential) lojik devre denir(sekansiyel ifadesini ben kullanmıyorum). Dikkat ederseniz verdiğim 2 hafızalı devre örneğinde de bir önceki durum dedim! Sayacın bir artması için sadece bir önceki değeri tutuyor olması yeterlidir, yürüyen ışık örneğinde de durum aynı. Burda durum kavramı işin içine giriyor, verdiğimiz ilk hafızalı devre örneğinde durum şu andaki sayı değeridir (turnikeden bu zamana kadar kaç kişi geçmiş), bir giriş(input) geldiğinde-yani birisi turnikeden geçtiğinde- dijital devremiz inputu alır, durumuna bakar bir arttırır ve yeşil ışığı yakar. Bu durumda devremiz değerlendirme yaparken hem inputu hem de durumunu göz önünde bulundurmuş olur, aynı şekilde devremizin o değerlendirmeden sonraki çıkışı(sonucu) yeni durumu belirlerken(bir sonraki girişler için) bir de yeşil ışıkla çıkış vermiş olur. Anlaşıldığı üzere ikinci tip devremizde bir hafıza söz konusu, bu devrelerimizde hafıza görevini flip-floplar görür(flip-flopları tanıyacağız). Hafızalı devremiz flip-floplardan mı ibaret? Devresine göre değişir, örneğin sadece flip-flop ları kullanarak bir sayaç yapabiliriz ama çoğu zaman hafızalı bir lojik devrede(sekansiyel dijital devre) bir de kombinasyonel kısım bulunur. Yani hafızalı lojik devreler kombinasyonel lojik devre içerebilir ve çoğunlukla içerir.

Dijital devrelerin temel elemanları: lojik kapılar, flip-floplar, “decoder”ler(kod çözücüler), “multiplexer(mux)”(çoklayıcı) ve “demuliplexer(demux)”ler dir. Kombinasyonel devreden hafızalı devreye geçişte karşımıza çıkan ilk farklı eleman flip-flop oluyor, diğer elemanlar iki tip devrede de vardır. Bahsettiğimiz bu elemanların yapısına baktığımızda da transistörleri görüyoruz.

Tasarım kısmına geçmeden son bir hatırlatma olarak: Bugün dijital devre sentezi(tasarımı) bilgisayar destekli yapılmaktadır, en basit devrelerden en karmaşığına kadar “en az eleman kullanılarak bu devreyi nasıl gerçeklerim” sorusunun cevabı bilgisayar algoritmaları tarafından bulunmaktadır. Nitekim bu soru temel mühendislik problemidir. Bugün geçmişte karmaşık lojik devrelerle gerçeklenebilen sistemler mikrodenetleyicilerle kolayca gerçeklenebilmekte veya çok gelişmiş sentez kabiliyeti ve çok fazla sayıda eleman gerektiren sistemler FPGA ler üzerinden gerçeklenebilmektedir(parallel processing sayesinde uzun süren işlemler paralel işlemlere ayrılarak FPGA üzerinden daha kısa sürede gerçekleştirilebilmektedir). Bu durumda bizim burda anlatmaya çalışacağımız dijital devre tasarımı ne oluyor? Bu bahsettiğimiz sistemler her ne kadar hünerli olsalar da temellerinde çok basit lojik elemanlar vardır ve devrelerin yapıları çok basit mantıklara dayanır. Bu sistemleri ve etrafımızdaki diğer tüm dijital cihazları anlamanın yolu bu sistemlerin temelini irdelemekten geçer. Bir defa öğrendikten sonra zaman kaybetmemek ve hata riskini azaltmak için tabii ki bilgisayar algoritmalarına başvurmak yerinde bir hareket olup gelişmiş sistemler tasarlamak için mikrodenetleyici ve FPGA gibi sistemleri kullanmak zamanımızın bir gereğidir.

Dijital devre tasarlanmadan önce devremizin sözlü bir ifadesini yapmalıyız, biz ne istiyoruz? Eğer tarifiniz yukarıda verdiğimiz ilk örneğe benziyor ise siz bir kombinasyonel lojik devre tasarlamak istiyorsunuz demektir. Eğer tarifiniz ikinci örneğe benziyor ise siz bir hafızalı lojik devre tasarlamak istiyorsunuz demektir. Bu iki devrenin tasarım adımlarında ortak yanlar da var farklılılar da var, göreceğiz. Kullanacağımız temel elemanları tanıyalım:

Çoğumuz lojik kapıları biliyorduruz ve doğruluk tabloları zihnimizde vardır. Doğruluk tablosu(truth table)! Bizim için yeni bir ifade, doğruluk tablosu dijital bir devre elemanını veya dijital bir devrenin davranışını hangi girişlerde(ve durumlarda) hangi çıkış(ve yeni durumların) olacağının gösterildiği tablodur. Bu elemanları tek tek burda inceleyip yer ve zaman kaybetmeyeceğiz, arama motoruna “lojik kapılar” yazdığınızda bir çok sitede bu elemanların doğruluk tablolarını bulabilirsiniz,

Örn: http://www.silisyum.net/htm/dijital/lojik_kapilar.htm

Bu kapıların görevlerini zihinlerimize birer cümleyle yerleştirmek faydalı olabilir. Örnek olması açısından “ve-and”, “veya-or” ve “değil-not” kapılarını kısaca görelim(tablo ve resim silisyum.net den alınmıştır).

“Ve” Kapısı (entegre kodu: 74-08)

Görüldüğü üzere “ve” kapısı sadece tüm girişleri lojik 1 olduğu zaman çıkışta lojik bir veriyor. Tüm girişleri diyorum çünkü ve kapısı iki girişli olmak zorunda değildir. Piyasada iki ve üç girişli “ve” kapılarının satıldığını biliyorum, dört veya daha üzeri girişe sahip “ve” kapılarını bu kapıları kullanarak elde edebiliriz.

“Veya” Kapısı (entegre kodu: 74-32)

Görüldüğü üzere “veya” kapısı sadece tüm girişleri lojik 0 olduğu zaman 0 çıkışı veriyor. Giriş sayısı konusu yukarıda “ve” kapısı için söylediklerimizle aynı.

“Değil” Kapısı (entegre kodu: 74-04 )

Tasarıma Başlayalım

1) Kombinasyonel lojik devre tasarımı

Kombinasyonel lojik devre tasarımında yukarıda da söylediğimiz gibi her şeyden önce istediğimiz devreyi sözlü olarak ifade ederiz, sonra bunları doğruluk tablosuna geçiririz. İlk verdiğimiz örnek üzerinden gidelim, sözlü ifadesini olduğu gibi alıyorum:

Bir dijital devre düşünün; A, B ve C anahtarları olmak üzere üç girişi olsun. Bu girişler herhangi bir sistemi kontrol ediyor olsun. Bizden istenen bu girişlerden iki veya daha fazlasının lojik 1 olduğu durumda sistemin kapatılması olsun. Diğer durumlarda(sadece bir anahtar lojik 1 konumunda olduğu sürece) sistem çalışmaya devam etsin.

Evet, sözlü ifademiz bu şekildeydi. Bir sistemden bahsettik, çalışmaya devam etsin veya kapatılsın gibi ifadeler kullandık. Çalışması veya kapatılması şimdilik bizi ilgilendirmiyor, biz şu anda sadece işin lojik kısmıyla ilgileniyoruz. Sistemi kapatalım dememizden kastımız çıkışın lojik 1 olması, sistemin çalışmaya devam etmesinden kastımız ise çıkışın lojik 0 olmasıdır.
Kombinasyonel devre tasarımının 2. aşaması olarak bu sözlü ifadenin doğruluk tablosunu oluşturalım. Kaç girişimiz var? Üç. Dolayısıyla toplam 2^3=8 tane giriş olasılığımız bulunur. Kaç çıkışımız var? Bir. Buna göre doğruluk tablomuz 4 sütunlu 8 satırlı bir tablo olacaktır:

Görüldüğü gibi 2 veya daha fazla anahtar lojik 1 durumunda olduğunda çıkışı 1 oluyor, 0 da seçebilirdik tamamen bize kalmış. Senaryomuz çok iyi seçilmemiş olabilir ama önemli olan doğruluk tablosu bu olan bir devreyi nasıl gerçekleriz? sorusudur.

İşte burda kapıların görevlerinin sözlü ifadelerini düşünmek olayın mantığını anlamamızı kolaylaştırıyor. “Ve” kapısı için girişlerinin hepsi lojik 1 olduğunda çıkış lojik 1 diğer durumlarda çıkış lojik 0 demiştik. Anahtarladan iki veya daha çoğu lojik 1 ise sistemi kapatalım demiştik. Eğer 3 anahtar da lojik 1 ise kapatalım diğer durumlarda sistem çalışsın deseydik(bu durumda F sadece A, B ve C nin lojik 1 olduğu yerde lojik 1 olacaktı) çözüm olarak aklınıza ne gelirdi? Bu girişleri bir “ve” kapısına vermek. Çünkü problemimiz “ve” kapısının tanımıyla bire bir aynı oldu, hatırlarsanız “ve” kapısı 1 1 1 durumunda lojik 1 çıkışı verecek ve diğer tüm durumlarda lojik 0 çıkışı vererek doğruluk tablomuzu aynen gerçekleyecektir. Bizim problemimizde iki veya daha çok anahtar lojik 1 ise sistemi kapatmamız isteniyor dolayısıyla 0 1 1, 1 1 0, 1 0 1 durumlarında da sistemimizin lojik 1 çıkışı vermesi isteniyor. Peki 1 0 1 durumunda lojik 1 çıkışı veren diğer tüm durumlarda 0 çıkışı veren devre için ne dersiniz? A B’(B nin değili) ve C yi bir “ve” kapısına verirsek devremiz sadece 1 0 1 durumunda lojik 1 çıkışı verecek diğer durumlara lojik 0 çıkışı verecektir. Sadece 0 1 1 durumu için lojik 1 veren ve sadece 1 0 1 durumu için lojik bir veren devreler? Bunları ayrı ayrı gerçekleyip hepsini bir “veya” kapısına verdiğimizde devremiz sadece 0 1 1, 1 0 1, 1 1 0 ve 1 1 1 durumlarına lojik 1 çıkışı veren bir devre olacaktır.

Doğruluk tablosunu F=1 lere veya F=0 lara göre gerçekleyebiliriz. Hangisinin sayısı daha azsa ona göre gerçekelemek devremizdeki eleman sayısını buna paralel olarak devremizin karmaşıklığını ve maliyetini düşürecektir. Bizim örneğimizde F=1 lerin sayısı F=0 ların sayısına eşit dolayısıyla elimizdeki eleman durumuna göre istediğimizi seçebiliriz. F=1 lere göre gerçeklediğimizde bize daha çok “ve” kapısı gerekirken F=0 lara göre gerçeklediğimizde daha çok “veya” kapısı gerekir.

F=1 lere göre gerçeklemek istersek(F=0 lara göre gerçeklemek anlatmaya çalışacağımız mantığa çok yakın bir mantıkla çalışır, düşününüz) önce F fonksiyonumuzu yazarız(tüm lojik işlemler ve indirgemeler Bool Cebri adında cebrik bir sisteme dayanır):

F=1 olan satırlarda; A B C nin 1 olan değerleri için bu literallerin kendilerini, 0 olan değeleri için bu literallerin değillerini çarpıp oluşan üçlü literalleri kendi aralarında toplarız(çarpma boole cebrinde “ve” işlemine, toplama “veya” işlemine tekabül eder) şöyle ki:

4. satır için F= A’BC

6. satır için F=AB’C

7. satır için F=ABC’

8. satır için F=ABC

ve tüm tablomuz için bool fonksiyonumuz

F= A’BC + AB’C + ABC’ + ABC olur. Devresini gerçeklemek istersek(kullanılan programın-digital works- bağlantısı yazının sonunda verilecektir):

Olduğunu görürüz, evet arkaşlar bu devreyle 2 veya daha fazla anahtar lojik bir olduğu durumda F=1 çıkışı veren devremizi gerçeklemiş olduk. Bu tasarım böyle çalışır ancak bu devreyi daha az kapı kullanarak da gerçekleyebilirdik. Doğruluk tablomuzdan elde ettiğimiz F fonksiyonu sadeleştirilebilir olabilir. Örnek:

ABC’ + ABC ifadesi her zaman AB ifadesine eşittir. Düşünün ABC ile ABC’ yi “veya” işlemine tabi tutuyoruz. Eğer C 0 ise ABC’ sonucu AB yi verecek, ABC nin sonucu ise 0 verecek, nihai işlem olarak “AB veya 0” işlemi AB yi vercektir. Eğer C 0 değil de 1 ise bu durumda ABC’ nin sonucu 0, ABC sonucu ise AB yi verecek ve nihai işlem olarak “0 veya AB” işlemi yine AB yi verecektir. Dolayısyla ABC’+ABC ifadesi yerine AB yazabiliriz. Bu durumda indirgenmiş F ifadesi:

F= A’BC + AB’C + AB olur, sadeleştirmemiz bununla da bitmiyor.

F= A’BC + AB’C + ABC’ + ABC aynı zamanda

F= A’BC + AB’C + ABC’ + ABC + ABC +ABC olarak da yazılabilir. Terimlerden birinin veya birkaçının tekrar tekrar işleme tabi tutulması sonucu değiştirmez çünkü

ABC + ABC +ABC=ABC dir.

Bu durumda fonksiyonumuzu:

F= A’BC + ABC + AB’C + ABC + ABC’ + ABC şeklinde yazarsak sadeleşmiş fonksiyonumuzun:

F=BC + AC + AB olduğunu görürüz. Sadeleşmiş haliyle devremiz:

Bu şekilde devremiz çok daha basitleşmiş olur. Bazı devrelerde doğruluk tablosundan sonra pek çok sadeleştirme(veya indirgeme) yapılarak devre çok çok daha basit şekilde gerçeklenebilir. (Yaptığımız sadeleştirme işlemi yine Boole Cebrinde tanımlı bir işlemdir.)

İndirgeme(sadeleştirme) işlemi büyük devrelerde ve seri üretim olacak devrelerde çok önemlidir, düşünün ki 10.000 adet üretilecek bir devreden her birinden 2 kapı eksiltseniz ne kadar kâr edersiniz? Bu yüzden doğruluk tablosundan sonra devremizi olabildiğince indirgemeye çalışırız. Farkındaysanız sadeleştirmeye tabi tuttuğumuz iki terimde tüm literaller aynı, sadece biri diğerinin değili şeklindedir, ABC ve ABC’ gibi. İki terimin sadeleşebilmesi için tüm literalleri aynı sadece bir literali farklı olmalıdır. ABCDE ve A’BCDE, X’Y’Z’ ve XY’Z’, a’bc’d ve a’bc’d’ gibi. Sadeleştirme sonucu oluşan terim diğer bir sadeleştirme sonucu olaşan terimle de sadeleşip çok daha basit hale gelebilir.

Örn: ABCD’ + ABCD + AB’CD’ + AB’CD = ABC + AB’C = AC

Görüldüğü gibi bir bool fonksiyonunu sadeleştirirken tüm literalleri(bool ifadesindeki herhangi bir harfi, sembol X1, X1′ gibi) aynı, sadece bir literali diğerinin değili olan ikililer arıyoruz. Sadeleşen terimler arasında yine bir sadeleştirme yapabilirmiyiz diye onlar arasında da bu şarta bakıyoruz… Bu arayış 4, 5 veya daha çok girişli devrelerde insan için içinden çıkılmaz hale gelebilir.

Karnaugh(”karno” okuyunuz) adında bir bilim adamı zamanında bakmış bu terimleri öyle bir dizeyim ki sadece bir literali değişen terimleri hemen göreyim demiş ve bool fonksiyonun her terimini kendi adını verdiği Karnaugh map adlı bir tabloya dizmiş. Tablonun özelliği her iki(veya 4, 8…) komşu hücrenin sadece bir literalinin değişiyor olması. Böylece komşu 2 hücrede terim varsa bunları direkt alıp yukarıdaki gibi sadeleştiriyoruz. Eğer 4 komşu hücrede terim varsa bunları da 4 lü sadeleştirme ile sadeleştirebiliyoruz. 8 liyse 8li… Bizim burdaki örneğimizde 3 giriş var, 3 girişi olan bir devrenin oluşabilecek terimlerinden sadeleştirme olanları rahatça görmek için karnaugh map e dizeriz, örneğimizdeki fonksiyonu “k-map” e geçirmeden önce “k-map” i tanımak adına bu hücrelerin temsil ettiği terimleri hücrelere yazalım:

3 lü “Karnaugh map”:

Bizim örneğimizde F=1 olan terimler A’BC , AB’C, ABC’, ABC idi. Dolayısıyla bizim “k-map” imiz:

Komuşu hücreleri renki elipsler içine aldım. Bu k-map de sadece 2 li komuşular var, 4 lü komşular da olabilidir. Bu örnekte komşuluklar açık şekilde görünüyor, sağ üst hücrede ve sol üst hücrede birer terim olsaydı bu terimleri de sadeleştirebilirdik çünkü bunlar da komşu. Kağıt üzerinde çizilmiş dünya haritasına baktığımızda en sağdaki ülke ile en soldaki ülkenin komşuluğu gibi. Yine aynı şekilde en üstteki ve en alttaki hücreler de komuşudur ama bu örnekte içlerinde terim yok. K-map özel bir yöntem değildir, sadece basitleşecek terim gruplarını rahatça görmemiz için fonksiyonumuzun farklı bir ifadesidir, dikkat edecek olursanız kırmızı elipsin içindeki terimler A’BC ve ABC terimlerini temsil eder, bu terimlerin sadeleşebilir olduğuna dikkat ediniz. Mavi elipstekiler ABC ve ABC’ terimlerini ve yeşil elipstekiler AB’C ve ABC terimlerini temsil eder. Tüm bu ikililerin sadeleşebilir olduğuna dikkat ediniz. E! Biz yukarda bu sadeleştirmeleri yapmıştık diyeceksiniz ancak daha çok giriş sayısı olan devrelerde yukarıda gördüğümüz gibi tüm sadeleştirmeleri görmemiz çok zordur. K-map bu konuda bize yardımcı oluyor.

K-mapimize bakarak yeni, sadeleşmiş F fonksiyonumuzu terimleri direkt sadeleştirerek yazarız(bu, k-map üzerinde alıştırma yapılarak kazanılan bir pratikliktir):

F= BC + AB + AC

Dikkat ederseniz aynı F fonksiyonunu bulduk. Devre şemasını tekrar vermiyorum, devremiz çok büyük olmadığı için k-map e başvurmadan en sade halini yazabilmiş ve devremizi gerçeklemiştik.

Böylece k-map ile bir fonksiyon nasıl indirgenir konusunda fikir sahibi olmuş olduk, ders kitaplarından veya internetten daha ayrıntılı bilgi alabilirsiniz. Burda F=xy’z+x’y'z’+w’xy+wx’y+wxy fonksitonunun indirgenmesiyle ilgili bir k-map örneği var, bakabilirsiniz.

Aynı devreyi “multiplexer” ile hiç bir sentez işlemi yapmadan, k-map ile hiç uğraşmadan kolayca gerçekleyebilirdik. Multiplexer kendi başına kullanılabileceği gibi devre içinde bir eleman gibi de kullanılabilir. Multiplexer in yapısında da yine lojik kapılar vardır. Bize bu doğruluk tablosu için “3 to 8″ mux gerekir. “3 to 8″ mux üzerinde 3 tane “select” pini 8 tane giriş ve 1 tane çıkış bulunur.

A B C kontrol uçlarından girilen sayının onluk sistemdeki karşılığına göre girişlerden bir tanesi çıkışta kendisini gösterir. Örn: A(en düşük ağırlıklı bit)=0 B=1 C=1 ise 110 sayısı onluk sistemde 6 dır, bu durumda 6 nolu girişe ne uygulandıysa çıkışta o görülür. Bu entegreyi kendi devremizde kullanmak istersek: Bu arada giriş isimlerine biz de A, B, C vermişiz entegrenin A B C uçlarıyla bir eşleştirme yapmadık! A B C bu entegrelerin kataloglarında kontrol girişlerine verilen isimlerdir.

Bizim doğruluk tablosunda girişler 0 1 1, 1 0 1, 1 1 0 ve 1 1 1 olduğu zaman çıkış 1 oluyor. O zaman mux(multiplexer) umuzun 011=3, 101=5, 1 1 0=6 ve 1 1 1=7 nolu pinlerine 1 verip(+VCC ye bağlayarak) diğerlerine 0(toprak) veririz. Girişlerimizi de A B ve C girişlerine uyguladığımızda devremiz otomatik olarak gerçeklenmiş olur. Burda dikkat edilmesi gereken şudur: multiplexerin A girişi en az ağırlıklı bittir yani A=1 B=0 C=0 girişi onluk sistemde 1 e karşılık gelir ve 1. pini seçer, 4 ü değil. Bu durumda devremiz:

olacaktır. A=0, B=1 ve C=1 geldiğinde seçilecek olan giriş 3 olur ve dolayısıyla çıkış lojik 1 olur ; A=1, B=0 ve C=1 geldiğinde seçilecek olan giriş 5 olur ve dolayısıyla çıkış lojik 1 olur… Böylece basit kombinasyonel devreyi multiplexer kullanarak nasıl gerçekleyebileceğimizi gördük.

Tasarımını yapmış olduğumuz bu dijital devre örneğinde 3 giriş, bir çıkış var. Ya birden fazla çıkış sayısı olsaydı? Mesela bizden istenilen iki veya daha fazla anahtar lojik bir iken sistemin kapatılmasının yanında sadece bir anahtar lojik 1 ise başka bir sistemin açılması gibi bir şey istenseydi… Bu durumda iki çıkışımız olacaktı ve bu ikinci fonksiyonu sanki sadece o fonksiyon varmış gibi yukarıda yaptığımız işlermleri aynen uygulayıp gerçekleyecektik. Çok çok basit bir örnek vereyim: X ve Y girişleri olan bir devrede bir fonksiyon “X ve Y” olabilir bir diğer fonksiyon “X veya Y” olabilir. Bu durumda bir “ve” kapısını ilk fonksiyon bir “veya” kapısını da diğer fonksiyon için kullanıp istenilen devreyi kurabilirdik.

Çıkış sayımız iki olabileceği gibi daha fazla da olabilir. Bu durumda söylediğimiz gibi her fonksiyonu ayrı ayrı gerçekleyeceğiz. Tabi bu arada farklı fonksiyonlar arasında ortak terimler olabilir; mesela f1 fonksiyonunda AB’C terimi varken f2 fonksiyonunda da bu terim olabilir. Bu durumda AB’C terimini sadece bir defa gerçekleyip diğer fonksiyonda da kullanırız. Veya f1 fonksiyonunun terimlerinde 2 defa sadeleşme sonucu oluşmuş bir terim diğer fonksiyonlarda(f2, f3..) da kullanılabiliyor olabilir, bu tarz durumları yakalamak için fonksiyonları eş zamanlı indirgeyip benzer terimler aramalıyız. Tüm bunlar devremizi basitleştirir ama anlaşılacağı üzere bir çok varyasyon var ve en idealinin bulunması oldukça karmaşık bir işlemdir. İşte bu noktada bu iş için geliştirilmiş yazılımlar yardımımıza geliyor, bu yazılımlar için bu varyasyonlar hiç sorun değil, hepsini deneyip en idealini bulabilirler ancak bu işlem devrenin giriş-çıkış sayısına, algoritma performansı ve bilgisayarın performansına göre uzun veya kısa sürebilir. Bu konuda geliştirilmiş yazılımlar ilk bahsettiğimiz tip yazılımlardan biraz daha iddialıdır, bunların tek işi k-map çözümleme veya az sayıda giriş çıkış olan devrelerin minumum gerçeklenmesi değildir. En ideal algoritma ile en kısa zamanda çözüm bu yazılımların temel meseledir.

Bu kadar sözden sonra; biz gerçek hayatta kombinasyonel bir devre tasarlamak istediğimizde ne yapıyoruz? Kağıt kalemi elimize alıp bu işlemleri mi yapıyoruz veya bilgisayar başına mı geçiyoruz? Eğer çok küçük bir devre ise kağıt kalem ele alınıp bu işlemler yapılabilir ancak genelde doğruluk tablosunu bilgisayar algoritmalarına verip devrenin en sade halini bilgisayar yardımıyla buluyoruz. Bu işi Multisim gibi ünlü benzetim(simülasyon) programlarına yaptırabileceğimiz gibi çok daha basit, sırf bu iş için yazılmış küçük yazılımlara da yaptırabiliriz. Örnek olarak Prof.Dr.Ahmet Dervişoğlu ve Yük.Müh Orhan Uçar tarafından geliştirilmiş olan MORP programı(bağlantısı yazı sonunda verilecektir), sırf bu ve benzeri(daha gelişmiş) işler için geliştirilmiş, işlem süresinin kısalığıyla dünyada adından söz ettiren oldukça başarılı bir programdır. MORP a doğruluk tablomuzu anlatmak için F=1 olan satırların satır no larını vermemiz yeterli, bizim örneğimizde F=1 olan satırlar 3, 5, 6 ve 7 idi. MORP a girişimizi yaptıktan sonra aldığımız sonucun bizi ilgilendiren kısmı:

MORP programında X1 bizim A mıza, X3 C mize tekabül ediyor. Yani MORPUN çıkışı:

F=BC + AC + AB demek ki bulduğumuz sonuçlar doğruymuş(yukarıdaki sonuçlarla kıyaslayınız).

Buraya kadar yaptıklarımız bir kombinasyonel lojik devrenin tasarlanmasyıla ilgiliydi. Şimdi gelin hafızalı bir lojik devre tasarlayalım.

2) Hafızalı lojik devre tasarımı

Hafızalı lojik devre denince akla ilk gelen elemanların flip-flop olduğunu söylemiştik. Flip-flop bir bitlik veri saklar(yani hafızalı devremizin hafızası bu elemanlardır), çeşitine göre bir veya iki girişi(input) olabilir, Q ve Q’ olmak üzere iki çıkış bulundurur.

Gelen saat(clock) darbesiyle sakladığı bir bitlik veri girişinde saat darbesini bekleyen veriye(1 veya 0) göre güncellenir; aynen kalabilir veya değişebilir. Saat darbesi dedik, hafızalı lojik devreler senkron(saat-clock- darbesiyle işleyen) ve asenkron(saatsiz işleyen) devreler olarak sınıflandırılır. Saat işareti, içerisinde bir çok flip-flop bulunduran bir devrede lojik işlemlerin doğru işaretler üzerine yapıldığını garantilemek için kullanılır! Bir kapıda işlem yapılıp sonucun verilmesi belirli bir zaman alır, iki flip-flop düşünün ve devremiz bu flip-flop ların tuttuğu değerleri karşılaştırıyor olsun. Eğer bir flip flopa gelen veri diğer flip flopa gidene göre daha önce gelmişse ki eş zamanlı gelmeleri çok düşük bir ihtimaldir bu durum devrede karışıklığa yol açacaktır. Bu yüzden flip-floplar eş zamanlı çalıştırılmak için bir saat(osilatör) tarafından kontrol edilirler. Saat işaretinin periyodu tüm flip-flop ların girişlerinin doğru bir şekilde yerleştiğini garantileyecek kadar uzun seçilir. Asenkron devreler hakkında bilgim yok, bahsettiğim problem için ne yapılıyor bilemiyorum sanırım o devrelerde de flip-flop girişlerinin doğru bir şekilde yerleşmesi için gereken zaman bir şekilde sağlanıyor.

Flip-Flop türleri için bakınız: http://www.akmtele.com/teknik/digiteln/digeln04.asp

D tipi Flip – Flop (entegre kodu: 74-74)

Sıkça kullanılan flip floplardan D(data) tipi flip flopun doğruluk tablosuna bakalım:

Bu tablonun yorumlayacak olursak: Çıkış, saat darbesinin gelmesiyle D girişine ne uygulanıyorsa o olur. D ye lojik 1 uygulanıyorsa çıkış lojik 1, 0 sa 0. Gördüğünüz gibi d tipi flip-flopun sıradaki çıkışı şu anki durumundan bağımsız. Verdiğim linkte bir de uyarım tablosu adında tablo verilmiş, uyarım tablosu da şu soruya cevap veriyor: flip flopumuzun Q(n) durumundan Q(n+1) durumuna geçmesi için D ye uygulanması gereken giriş nedir? Uyarım tablosu D tipi flip-flop için çok manidar değil çünkü sıradaki çıkışın şu anki durumla bir ilgisi yok, D ye ne uygulanırsa o.

J – K tipi Flip – Flop (entegre kodu: 74-76)

İlk satırdan başlayarak JK tipi flip-flopun doğruluk tablosunu yorumlamak istersek: İlk satırda ve ikinci satırda görüyoruz ki eğer J ve K girişlerine lojik 0 uygulanırsa eğer şu anki durum 0 ise 0 kalıyor, 1 ise 1 kalıyor. Üçüncü ve dördüncü satır: Eğer J ve K girişlerine lojik 0 ve lojik 1 uygulanırsa eğer şu anki durum 0 ise 0 kalıyor, 1 ise 0 a düşüyor. Diğer satıları yorumlayınız. Durum değişimlerinin saat işaretinin emriyle olduğunu hatırlatayım. Yani dördüncü satırı yorumlarken J ve K ya 0 ve 1 uygulanırsa dedik, uyguladık bekliyoruz ve flip-flopumuzun şu anki durumu 1 ne zaman 0 a düşecek? Saat darbesi geldiği zaman.

D tipi ff de çok manidar değil dediğimiz uyarım tablosu JK tipi ff için çok manidardır. Bakalım:

Bu tablonun yorumu şudur: Şu anki durumu 0 olan bir JK ff un durumunun 0 kalması için J ve K girişlerine sırasıyla 0 ve k uygulamalıyız. “k” demek keyfi demek, 0 veya 1 olabilir. Yani şu anki durumu 0 olan bir JK ff nin durumunu 0 olarak devam ettirmesi için J girişine muhakkak 0 uygulanmalı.
Şu anki durumu 0 olan bir JK ff nin gelecek durumunun 1 olması için J ye 1, K ya keyfi bir değer uygulanır.
Şu anki durumu 1 olan bir JK ff nin gelecek durumunun 1 olarak devam etmesi için J ye keyfi bir değer, K ya 0 uygulanır.
Şu anki durumu 1 olan bir JK ff nin gelecek durumunun 0 olması için J ye keyfi bir değer K ya 1 uygulanır.

T(toggle) tipi Flip – Flop

JK tipi ff nin J ve K uçlarını birbirine bağlayıp bu uca da T dersek T tipi bir ff miz olur. Yukarıda JK için verdiğimiz doğruluk tablosunda J ve K nın aynı olduğu satırlara bakınız, öyle ya J ve K yı birbirine bağladık, bu uçların değerleri aynı olmak zorunda, 0 veya 1. Eğer 0 ise gördüğünüz üzere ff nin durumu değişmiyor; eğer 1 ise ff nin durumu tam tersi oluyor, yani “toggle” oluyor.

Kombinasyonel devre tasarımında olduğu gibi burda da istediğimiz devrenin sözlü ifadesini yapmalıyız. Ardından durum diagramı çıkarıp seçeceğimiz ff tipine göre bu ff lerin giriş fonksiyonlarını ve varsa devremizin çıkış fonksiyonlarını indirgenmiş halde elde ettiğimizde devremiz gerçeklenemeye hazırdır demektir. Olayın daha iyi anlaşılması için kolay bir örnek seçelim. 4 tane ledimiz olsun sırayla yansınlar, yanan led sırası soldan başlayıp sağ uca kadar geldikten sonra tekrar sol uca doğru gitsin, yani kırmızı bir ışık bir sağa bir sola gitsin. Yani ledlerimizin sırasiyla almasi gereken durumlar:

olsun. Sözlü (ve şekilli J ) ifademizi yaptık. Şimdi sıra durum diagramını çıkarmaya geldi. Bu devrede kaç tane durumumuz var? Durum0= Hiçbiri yanmıyor 1.ye geçilmesi bekleniyor, Durum1:1. yanıyor 2.ye geçilmesi bekleniyor, Durum2: 2. yanıyor 3. ye geçilmesi bekleniyor, Durum3= 3. yanıyor 4.ye geçilmesi bekleniyor, Durum4= 4.yanıyor 3.ye geçilmesi bekleniyor. Durum5=3.yanıyor 2.ye geçilmesi bekleniyor, Durum6=2.yanıyor 1. ye geçilmesi bekleniyor. Toplam 7 durum, 7 farklı durumun devremizde temsil edilebilmesi için kaç flip flop gerekir? Her bir flip flop 1 veya 0 olmak üzere iki farklı değer tutabiliyor demiştik, 7 farklı durumun tutulması için bize en az 3 ff gerekir. 3 ff nin tutabileceği farklı durum sayısı 8(2^3) ancak biz 7 tanesini kullancağız.

Durum diyagramımızı çizersek:

Durum diyagramına geçişte her durum için durum kodlarını atıyoruz. Maviyle göstermeye çalıştıklarım her bir durum için durum kodudur, yani o durumda ff larımızın tuttuğu değerleri gösterir aslında. Durum0 da ff lerimiz 000 tutsun demişim, durum1 de 001… bu sırayı tamamen keyfi belirledim ancak devrenin en az elemanla gerçeklenmesi için durum kodlarının atanmasına özen gösterilmelidir, durum kodlarının en uygun şekilde atanması bu yazının konusu dışında olduğu için durum kodlarını keyfi atıyorum. Siz farklı atama yaparak devrenizdeki eleman sayısı değişikliklerini değerlendirebilirsiniz. Dikkat ederseniz ff sayısını verdik ancak henüz hangi tip ff kullanacağımızdan bahsetmedik. Hangi ff de devrenin daha uygun olacağını şimdiden kestirmek zor, bunun tek yolu deneyip görmek. Biz bu örnek için JK tipi kullanalım, siz bir T tipi ff bir de D tipi ff ile yapıp karmaşıklıkları kıyaslayabilirsiniz. Durum diagramından sonra ne istediğimizi bir de tablo şeklinde gösterirsek(Q(n) ff nin ilk durumunu Q(n+1) gelecek durumunu ifade eder, Z ler ledlere bağlanacak çıkışlar ):

Tabloda kesikli çizgilere aldığım bölümler hafızalı devremizin kombinasyonel kısmıdır, bu bölümleri belirleyip gerçeklediğimizde hafızalı devremiz hazır olacaktır.

Tabloyu yorumlayacak olursak: başlangıçta 000 olan durum, ledlerin hiçbirini yakmıyor ve bir sonraki durumun 001 olması için ff lere gerekli girişleri uyguluyor; durum 001 olduğunda ledlerden ilk baştaki yanıyor ve sıradaki durumun 010 olması için ff lere uygun girişler uygulanıyor. Dikkat ederseniz bu uygun girişlerin yine o anki durum tarafından belirlendiğini söyledim, FF lerin giriş fonksiyonlarını o anki durumlar belirleyecek, dolayısıyla bir sonraki durumu o anki durumlar belirleyecek. Yani devremiz kendi gidişatını kendisi belirliyor, hafızalı devrenin güzelliği! Bu konu üzerine düşünmenizi tavsiye ederim, ff lar bir durumdan diğer duruma nasıl geçiyor? Hangi duruma geçeceklerine kim karar veriyor?
Ben burda sadece birinci JK ff için uygulanması gereken giriş değerlerini yazacağım, diğerlerini verdiğimiz uyarım tablosuna göre siz yazabilirsiniz.

Bu şekilde diğer ff lerin girişlerini de belirlediğimizde durum tablomuz:

Z1, Z2, Z3, Z4 ve JK1, JK2, JK3 fonksiyonlarını kombinasyonel devre tasarımında öğrendiğimiz şekilde indirgemeliyiz. Biz yukarıdaki örnekte bu işlemi sadece bir F fonksiyonunu bulmak için yapmıştık, gördüğünüz üzere burda 10 tane fonksiyon var. Bunların tek tek bulunması oldukça uzun bir iş, 10 tane k-map çözümlenmesini gerektiriyor. Üstelik ilk kısımda bahsettiğimiz gibi fonksiyonları aynı anda indirgeyerek ortak terimlerin bulunmasıyla devremiz çok daha basitleşebilir ki bu basitleştirme işlemi bashettiğimiz yazılımlar tarafından kolayca yapılır. Biz de burda MORP u kullanacağız, MORP a inputu şöyle veriyoruz(metin dosyası vasıtasıyla):

Ve indirgenmiş fonksiyonlarımız:

Pek basitleşmişe benzemiyor, devrenin gerçeklenmesi bizi uğraştıracak. Üstelik kullanılan eleman sayısı da pek az olmayacak. Bu durumda farklı bir çözüm aramak daha iyi olabilir ancak burda örnek bir uygulama geliştirdiğimiz için devam ediyoruz:
Biz JK tipi ff seçtik ve durum kodlamasını bu şekilde yaptık; bu seçimler devrenin karmaşıklığıyla doğrudan ilgilidir. Bahtımıza biraz karışık bir çözüm çıktı. Olsun! Devremizi gerçekleyip çalışıp çalışmadığına bakalım:

12 lojik kapı ve 3 ff kullanıldı, bu da yaklaşık 5 entegre demek. Biraz pahallı bir çözüm, örneği ve çözümü yazı esnasında düşündüğüm için pek açık bir örnek olmamış olabilir ama hafızalı devre tasarımı hakkında bilgi verdiğine inanıyorum.

Devremiz çalışıyor, Morp ve Digitalworks programlarını ve yaptığımız örnekleri buradan indirebilirsiniz.
(Arkadaşlar verdiğim digital works versiyonu demo olduğu için dosyayı simüle etmiyor)

Yazıda anlatmak istediğim birçok yeri anlatamadım çünkü yazımız içinden çıkılmaz bir hal alıyordu, burda temel bir fikir vermeye çalıştım. Umarım faydalı olmuştur, iyi çalışmalar dilerim.

Fazör; sadece elektrik devreleri için değil, sinüzoidal değişen büyüklüklerin olduğu yerlerde de kullanılabilen bir kavramdır, örneğin elektromanyetik dalgaların matematiksel ifadelerinde kullanılır.

Herhangi bir devrenin analizi için 3 tip denkleme ihtiyaç duyarız, bu denklemler:
1) Bir kapalı çevre boyunca gerilimlerin toplamı sıfırdır, Kirchoff Voltaj Yasası-KVY.
2) Bir düğüme gelen akımların toplamı sıfırdır, Kirchoff Akım Yasası-KAY.
3) Devre elemanlarının tanım bağıntıları
bilgileri kullanılarak elde edilir.
Sinüzoidal kaynaklı bir devrenin analizinde fazör bir kolaylıktır dedik, fazörü konuşmadan önce sinüzoidal kaynaklı bir devrenin zaman bölgesindeki çözümünü görelim daha sonra devremizi fazör bölgesinde(veya fazör kullanarak) analiz ettiğimizde işimizin ne kadar kolaylaştığını göreceğiz.

Yukarıdaki devrenin analizini zaman bölgesinde yapmak için I1, I2 akımlarını atayıp 1. ve 2.çevreden KVY(kirchoff voltaj yasası) yazarsak:
1. çevre için:

değerleri yerine yazarsak:

ve 2.çevre için değerleri yerine yazılmış şekilde:

eşitliklerini elde ederiz.
2 bilinmeyen (I1,I2) ve 2 denklemimiz(1 ve 2) var, bu durumda I1 ve I2 yi bulabiliriz. Ancak karşımıza çıkan eşitlikler integrodiferansiyel denklem veya 2.dereceden diferansiyel denklem olacaktır. Çeşitli yöntemlerle bu denklemleri çözebiliriz ancak bu işlemler özellikle iki veya daha yüksek mertebeden devrelerde el ile çözüm için çok yorucu ve zor bir hal alır.

Sinüzoidal kaynaklı bir devrede(eğer doğrusal olmayan bir eleman yoksa) bütün akım ve gerilimler de kaynakla aynı frekanslı sinüzoidal olur. Mesela bir kapasite elemanı üzerindeki akım veya gerilim, A kolundan akan akım veya B kolundaki indüktans üzerindeki gerilim, hepsi sinüzoidal. Bu sinüzoidallerin frekansları kaynakla aynı demiştik, farkları ise sadece genlikleri ve fazları. Bazısı diğerinden daha büyük genlikli, bazısı diğerinden daha önde-geride. Tüm işaretlerin sinüzoidal olması devre analizimize bir basitlik getiriyor. Mesela, yukarıda saydığımız 3 tip denklem, özellikle 3. sü basitleşiyor:
1-2) Kapalı çevre boyunca gerilimleri toplamak veya bir düğüme gelen akımları toplamak sadece genlik ve faz bilgileri kullanarak yapılabilir. A*cos(wt+fi1) + B*cos(wt+fi2) toplamı A*exp(i*fi) ve B*exp(fi2) karmaşık sayılarının toplamıyla temsil edilebilir.

3) Asıl basitlik burda: Kapasite-indüktans elemanlarımızın tanım bağıntılarındaki türev veya integral işlemleri, devre kaynağı sinüzoidal olduğunda, sadece genlik ve faz değişimine sebep olduğundan tanım bağıntıları da basitleşiyor. Örn: İndüktans için gerilim genliği akımı genliğinin w*L katı, gerilim fazı akım fazından 90 derece önde diyor çıkıyoruz işin içinden. Elemanımızın tanımı türevli bir ifadedense, genlik ve faz değişimini söyleyen basit bir ifade oldu. Empedans tanımında bu konunun üzerinden tekrar geçeceğiz.

Karmaşık sayıları(complex numbers) hatırlayalım:
Karmaşık sayılar iki boyutlu sayılardır. Kendi içerisinde tanımlı cebrik kuralları vardır. Toplama(çıkarma), çarpma(bölme) işlemleri tanımlanmış bir cebrik sistemtir. Bu iki boyutlu sayının bileşenleri; gerçek kısım ve sanal kısım olarak adlandırılır. Neden böyle adlandırılmış, karmaşık sayılar hayatımıza nasıl girmiş sorularının cevaplarından M.İdemen’in KDFT kitabının ilk bölümünde bahsedilmiş. Şu haliyle karmaşık sayı sistemi bizim için bir cebrik sistem. Nasıl ki reel sayılar cebrini veya boolean cebrini biliyorsak, karmaşık sayı cebri de kendi içinde kuralları tanımlanmış bir cebrik sistemdir. İşimize yarıyorsa kullanırız, yaramıyorsa kullanmayız. Biz burda kullanacağız çünkü karmaşık sayı cebrinde tanımlanan toplama ve çarpma(bölme) işlemleri sinüzoidal bir işaretin devrede maruz kalabileceği değişiklikleri tam ifade ediyor. Aynı frekanslı iki sinüzoidalin toplamı(düğüme gelen akımlar, çevre boyunca gerilimler toplamı); bu sinüzoidallerin genlik ve faz bilgilerini tutan karmaşık sayıların(fazörlerin) toplamıyla birebir uyumludur. İndüktans ve kapasitenin tanım bağıntısı da komplex bir çarpma(bölme) işlemiyle tam uyumludur.

Karmaşık sayılar kartezyen, kutupsal ve üssel(exponential) olarak 3 şekilde gösterilebilirler. j=kök(-1) ve (1/j)=-j


Sinüzoidal kaynaklı bir devrede bütün akım ve gerilimler yine sinüzoidaldir ve aynı frekanslı iki sinüzoidalin toplamı yine o frekansta bir sinüzoidaldir. Devredeki sinüzoidaller arasındaki fark sadece genlikleri ve faz farklarıdır. Fazör, bu sinüzoidal gerilim veya akımları genlik(tepe veya rms değeri) ve faz bilgilerini saklayarak temsil eden bir karmaşık sayıdır . Örn: A.cos(wt + ß ) işareti:

karmaşık sayısıyla temsil edilir(karmaşık sayı kutupsal[polar] koordinatlarda gösterildi). “A” değerinin tepe veya rms olması tamamen kabul meselesidir, ikisi de olabilir. Biz burda tepe değeri olan A olarak aldık, sinüzoidalin rms değeri olan A/kok(2) olarak da alabilirdik.Burda dikkat etmemiz gereken diğer bir nokta var, temsil edilmekle eşitlemeyi karıştırmayalım. Sık yapılan bir hata bu iki ifadeyi birbirine eşitlemektir.

Örnek bir gerilim büyüklüğü için bu temsili şöyle yapıyoruz:
NOT: fazörleri ~ işareti ile belirteceğiz.

Empedans (Impedance)
Empedans kavramını tanımlayabiliyorsanız fazörü kavramışsınız demektir. Kendi yapmak istediğim tanıma geçmeden önce tatsız iki tanım yapacağım:
Tanım1:Fazör bölgesinde gerilimin akıma oranına empedans denir, Z ile gösterilir.
Tanım 2: Zaman bölgesinde pasif bir elemanın geriliminin akımına oranı o elemanın direnci olarak tanımlanır (ohm kanunu).Sinüzoidal akım ve gerilimleri karmaşık sayılarla temsil ettiğimizde(fazör bölgesine geçtiğimizde) bu orana artık o elemanın direnci değil empedansı diyoruz. Saf direnç elemanlar için direnç ve empedans aynıdır, gerçek(reel) bir sayıdır. Yani 10 ohm luk bir direnç için zaman bölgesinde de fazör bölgesinde direncin geriliminin akımına oranı 10 dur. Örn:

Şimdi de kendi tanımım: Kapasite ve bobin elemanları için bir direnç değerinden bahsetmek mümkün değildir çünkü bu elemanlar için dirençteki gibi herhangi bir anda gerilimin akıma oranı sabit değildir(bildiğiniz üzere direnç için tanım bağıntısı V/I=R), bu elemanların akım ve gerilimleri zaman bölgesinde diferansiyel bir ilişkiyle bağlıdır. Aşağıda koyu harflerle yazıldığı gibi bu diferansiyel ilişki sinüzoidal kaynaklı devreler için bir oran ilişkisine dönüşür(basitleşir). Bu oran empedans olarak adlandırılır ve karmaşık(complex) veya reel bir değer olabilir.

Bu diferansiyel tanım bağıntıları kapasite için(-C değerinin zamanla değişmediğini düşünerek-):

iken bobin için tanım bağıntısı(L değerinin zamanla değişmediğini düşünerek):

dir.
Bu eşitliklerin kapasite için Q=C*V ve bobin L*I=N*φ ifadelerinin bir kere zamana göre türetilmesinden geldiğini hatırlayınız.
Sinüzoidal kaynaklı devrelerin analizinde karşımıza çıkan integrodiferansiyel veya diferansiyel denklemler bu elemanların tanım bağıntılarının(üst satırda verilenler) diferansiyel içermelerinden ötürüdür. Analizi zorlaştıran yegane olay da budur.
Fazör bölgesinde ise bu tanım bağıntıları oldukça basitleşir. Kapasite elemanını ele alalım ve şöyle düşünelim: “Bir kapasite elemanı üzerindeki herhangi bir gerilim, bu gerilimin türevi çarpı C büyüklüğünde bir akım doğururur” bu cümle kapasitenin zaman bölgesindeki tanım bağıntısından okuyabileceğimiz gibi doğru bir cümledir.
“Bir kapasite elemanı üzerindeki sinüzoidal gerilim, genliği bu gerilimin 2*pi*f*C katı olan fazı ise 90 derece ilerde olan bir sinüzoidal akım doğurur” bu basitleşmiş(türevsiz) ifade de doğru bir ifadedir ki tanım bağıntısından elde edilebilir ancak sadece sinüzoidal işaretler için geçerlidir. Yani aslında zaman bölgesindeki tanımın özel bir hali aynı zamanda fazör bölgesindeki tanımın “ta kendisidir”.
Bir başka deyişle gerilimi

olan bir kapasitenin akımı
olur. Bu gerilim ve akım arasında her zaman 90 derecelik faz farkı ve 2*pi*f*C lik bir oran vardır. Hatırlayacağımız üzere fazör bölgesinde bir elemanın geriliminin akımına oranı o elemanın empedansı olarak tanımlanır, dolayısıyla kapasite elemanımızın empedansı:
olur. [j = kök (-1)]
Aynı şekilde bobin elemanımızın empedansı:

olur.

Böylece fazör bölgesinde kapasite tanım bağıntısı:

bobin tanım bağıntısı:

oldu.
Ara not: Fazın önde-geride olması?
Bu aslında göreceli bir kavram, daire şeklinde bir pistte yarışan iki araçtan hangisi önde nasıl bilebiliriz? Arkada gibi görünen diğerine tur bindirmiş de olabilir:) Biz -iki aracı da içine alan- pistin yarısına bakıyoruz kim öndeyse o öndedir:) Devrelerimizde de iki sinüzoidalin tepe değerini gördüğü yarım periyoda bakıyoruz, kim önce tepe değeri aldıysa o öndedir. Matematiksel olarak cos(wt+fi), cost(wt) den fi derece öndedir fi<=180 derece için. Yani cos(wt+30), cos(wt+15) den 15 derece öndedir veya cost(wt+180), cos(wt) den 180 derece önde(tam ters işaretlisi) denebilir. cos(wt+181), cos(wt) den 179 derece geridedir Aşağıdaki grafikte kırmızı veya mavi çerçeve alınmış rastgele seçilen yarım periyotluk dilimlerde tepe değeri dana önce gelen işaretin(kırmızı işaret) maviden fi kadar önde olduğu görülmektedir. fi=w*dt dir. Aynı frekanslı iki sinüzoidal arasındaki bu farka faz farkı diyoruz.

Görüldüğü üzere sinüzoidal işaretler için elemanımızın(kapasite veya bobin) tanım bağıntısı fazör bölgesinde daha kolay bir şekilde ifade edilebilir ya da bu tanım bağıntılarını daha kolay bir şekilde ifade ettiğimizde kendimizi fazör bölgesinde buluruz:). Fazör kavramının kullanışlılığı burdan kaynaklanır, bu elemanların tanım bağıntılarını kolaylaştırdığımızda integrodiferansiyel veya diferansiyel denklemler cebrik denklemlere dönüşür.Örnek devremizi fazör kullanarak analiz edelim:

Kaynağımızın fazını 0 olarak kabul ediyoruz yani aslında devremizde kaynağımızı referans olarak alıyoruz. Kaynağımız cos ile ifade edildiyse herhangi çıkan bir sonucun “cosinus” bir işaret temsil ettiğiniz biliyoruz. Kaynağımız sin olsaydı çıkan herhangi sonucun “sinus” işaret temsil ettiğini biliyoruz. Kaynağı referans alarak aslında biz fazör analizi sonucunda bulduğumuz tüm gerilimleri kaynağa göre söyleriz, atıyorum R1 direncinin geriliminin genliği A fazı 30, yani kaynaktan 30 derece önde. Örneklerde daha iyi anlaşılacaktır.
Devremiz fazör bölgesinde:

1. ve 2. çevreden:

Denklemlerimizi düzenlersek:


İşlemler Matlab de veya karmaşık sayı desteği olan bir hesap makinesinde yapılabilir.

böylelikle I1 akımını bulduk. 2 nolu denklemden I2 yi de bulabiliriz.


Böylelikle I1 ve I2 akımlarını bulmuş olduk. Sonuçlarımıza bakarsak I1 ve I2 akımlarının fazlarının aynı olduğunu görüyoruz(yuvarlatılmış haliyle) ve I1 akımının I2 akımına kıyasla yaklaşık 1000 kat daha büyük olduğunu görüyoruz. Bunu şöyle yorumlayabiliriz: Z2 ve Z3 empedanslarını bulmuştuk, Z3 empedansı Z2 ye kıyasla 1000 kat daha büyüktü dolayısıyla Z2 üzerinden akan akım Z3 üzerinden akana kıyasla 1000 kat daha büyük oldu. R direncinden geçen akımın çok büyük bir kısmı Z2 üzerinden akıyor, Z3 üzerinden ise çok az akım akıyor. R direncinden sağ tarafa baktığımızda neredeyse tamamen indüktif bir yük görüyoruz(seçtiğimiz L ve C değerlerinden ötürü). Kaynağımızdan sağ tarafa baktığımızda 220 ohm luk saf bir direncimize Z2//Z3 empedansının seri bağlandığını görüyoruz. Z1//Z2 ~ = Z2 çünkü Z2 empedansı Z1 e kıyasla çok küçük, dolayısıyla kaynağın gördüğü yük 220+Z2 o da 220 + 31.4j, yani kaynağımız hemen hemen rezistif bir yük görüyor, dolayısıyla I1 akımının faz kayması çok değil, sadece -8 derece. I1 akımında negatif işaretli bir faz kayması var(akım geride) çünkü yükümüz indüktif özellik gösteriyor.

Peki bizden indüktör(bobin) üzerindeki gerilim istenmiş olsaydı ne yapacaktık? I1 ve I2 fazör akımlarını bulmuştuk. İndüktör üzerindeki fazör gerilimi:

Böylece devremizin analinizi bitirmiş olduk ancak bulduğumuz sonuçların sürekli hal tepkileri olduğunu unutmayalım.

Devre analizinde gördüğümüz bir karmaşık sayı ne anlam ifade eder, gerçek hayatta imajiner bir büyüklük yoktur?
- Bir sinüzoidal işaret(akım veya gerilim) temsil eder efendim, büyüklüğü bu karmaşık sayının büyüklüğü ve fazı bu karmaşık sayının açısı olan bir sinüzoidal işaret temsil eder. L ve C elemanlarında olduğu gibi empedans değerlerinin karmaşık sayı olabileceğini unutmayalım. Örnekler(tüm açılar derece cinsinden):
Fazör 10j akımı 10.cos(wt+90) akımını temsil eder. (cos veya sin olması seçime bağlıydı, hatırlayınız.)
Fazör 3+4j gerilimi 5.cos(wt+53) gerilimini temsil eder. Karmaşık sayının formatı değişince aklımız karışmasın, sayının formatı yaptığımız işlemi kolaylaştırması için başka formlarda gösterilebilir(topl-çıkarma kartezyen, çarpma bölme polar formda daha kolay yapılır):
Fazör 20*exp(-45j) akımı 20*cos(wt-45) akımını temsil eder.
Zamanda bölgesinde100*cos(wt+30) akımını fazör bölgesinde 100*exp(30j) temsil eder.

*Çoğu analizde burda fazör kullandık denilmez, belki nezaketen fazör bölgesine geçersek denir veya fazör karşılıkları direkt yazılır. Karmaşık sayıları görünce fazör olduğunu bizim düşünmemiz gerekir.

*İnternette veya bir kitap sayfasında herhangi bir akımın 100j olduğundan bahsediliyor mesela… aklımıza hemen genliği 100 V, fazı +90 derece olan bir sinüzoidal gelmelidir. Tek başına faz bilgisinin bir şey ifade etmediğini unutmayınız, bir faz bilgisi varsa muhakkak referans alınan bir kaynak sinüzoidal vs. olmak zorundadır. Neye göre +90 derece…?

Örnek Devreler:
1)Seri RC

Vk=10.cos(2*pi*1000000*t) olmak üzere yukarıdaki devrede I1 ve V1 in sürekli hal tepkilerini bulunuz.

Çözüm:
Devremizi fazör bölgesine alalım:

Bir KVY dönersek:

2)Paralel LC Rezonans

Yukarıdaki gibi paralel L-C devrelerinde ok yönünde bakıldığında görülen empedans bir f frekansında sonsuz olmaktadır(açık devre), bu frekansa paralel LC devresinin rezonans frekansı denir. Buna göre yukarıda verilen değerlere göre devrenin rezonans frekansını bulunuz.

Ok yönünde bakıldığında gördüğümüz empedansa Z, C ve L nin empedanslarına Z1 ve Z2 dersek:

Bu empedansın sonsuz olması için paydanın sıfır olması gerekir.

Bu yapı pratikte filtre tasarımında kullanılır. Yukarıdaki paralel rezonans devresine seri bağlı bir R direnci düşünelim. Oluşan devre bir bant geçiren filtredir. Bu devre rezonans frekansında girişindeki işareti aynen geçirecektir(çünkü açık devre). Eğer merkez frekansı 1MHz lik bir bant geçiren filtre tasarlamak istiyorsak rezonans frekansı 1MHz olan bir paralel L-C rezonans devresi kullanabiliriz. R yi neye göre seçeceğiz? R değeri filtremizin Q sunu, diğer bir ifadeyle filtremizin bant genişliğin belirler. R yükseldikçe filtremiz sadece rezonans frekansını geçirmek ister.

Alçak Geçiren Filtre(Low Pass Filter):

Yorum:

Frekans arttıkça kapasitenin tepkinliği azalmaya başlar, yani gösterdiği empedans düşer kısa devre gibi davranmaya başlar. Bu durumda girişe uygulanan gerilim kapsiteye seri bağlı direnç üzerinde kendini daha çok gösterir. Yani girişine yüksek frekans uygulanan seri bağlı R C devresinde gerlimin büyük bölümü R nin uçlarında olur, çünkü C çok küçük bir empedans gösterir. Frekans düştükçe kapasitenin tepkinliği artar(kapasite ben burdayım demeye başlar), kapasite uçlarında okunan gerilim değeri de artar. Bu seçiciliği kullanarak alçak geçiren filtre yapabiliriz. Dikkat ederseniz frekans değiştikçe kapasite tepkinliğinin değiştiğinden bahsettim ama dirençten hiç bahsetmedim, çünkü direnç tüm frekanslarda aynı tepkinliği gösterir.

Analiz:

Elemanların fazör domain karşılıklarını yazalım:

Gerilim bölümünden çıkışta göreceğimiz işaretimiz Vçıkış:

olacaktır. Eşitlikte gördüğümüz w giriş işaretimizin açısal frekansıdır, 2pi ye bölerek işaretimizin frekansını bulabiliriz. Burada giriş gerilimi le çıkış gerilimi arasında karmaşık(komplex) bir ifade görüyoruz, bu ne demek oluyor? Bu bizim başta yaptığımız fazör kullanımından gelen bir durumdur, fazör domaininde karmaşık sayının bizce iki anlamı var büyülük ve faz. Giriş işaretimiz bir karmaşık sayıyla çarpılıyor(büyüklüğü ve fazı değişiyor) ve çıkışta beliriyor. Bu arada karmaşık sayı olarak bahsettiğim büyüklük w nın belirli bir değeri için karmaşık sayıdır, şu durumda görüldüğü üzere w nın bir fonksiyonudur ki biz bu fonksiyona transfer fonksiyonu diyoruz(çıkış işareti ile giriş işareti arasında bir bağıntı olduğu için). Sonuç olarak yukarıda yazdığımız transfer fonksiyonu bize şunu söyler: sen bana giriş işaretinin w frekansını söyle ben sana çıkışta işaretinin büyüklüğünün ne ile çarpılacağını ve fazının ne kadar değişeceğini söyleyeyim. Çıkış işaretimizin ne ile çarpılacağı filtremizin kazancı olarak adlandırılır. Eşitliğimizi sadeleştirdiğimizde:

Burada transfer fonksiyonumuzu daha sade bir halde görüyoruz. Peki bu transfer fonksiyonumuzun büyüklüğü ve açısı 0(DC) frekanslı bir işaret geldiğinde ne oluyor acaba? Öyle ya filtremiz gelen işaretimizin fazını ve büyüklüğünü işaretimizin frekansına göre değiştiriyordu acaba 0 frekansında nasıl bir değişim yapıyor? f=0 ise w=2*pi*0 = 0 olacaktır. 0 ı transfer fonksiyonumuzda

yerine yazdığımızda fonksiyonumuzun büyüklüğünün 1 olduğunu görürüz, yani giriş işaretimizin büyüklüğü değişmeden çıkışta görülüyor ya fazı? w= 0 ı yerine yazdığımızda oluşan sayı bir reel sayı olduğundan fazı sıfırdır ve işaretimizde bir faz kayması olmaz. Peki frekansımız 0 değilde 100 Hz olsaydı ne olurdu? f=100Hz ise w=200pi olur. w=200 pi yerine yazıp fonksiyonumuzun büyüklüğüne baktığımızda büyüklüğünün artık 1 değil R ve C değerlerine bağlı olarak 1 den daha düşük bir sayı olduğunu görürüz. Peki daha yüksek frekanslarda… ve sonsuz frekansta. Frekansımızı çok çok yüksek değerlerde olduğunu düşünüp yerine yazdığımızda fonksiyonumuzun büyüklüğünün 0 yaklaştığını yani giriş işaretimizi çıkışta neredeyse hiç göremediğimize şahit oluruz(çünkü büyüklüğü 0 a yakın bir sayıyla çarpıldı). 0 frekansta olduğu gibi geçiren ve yüksek frekanslarda nerdeyse hiç geçirmeyen bir devre peki ara frekanslarda? Alçak geçiren filtre dedik, hangi frekanstan öncesini geçiriyor veya hangi frekanstan sonrasını geçrimiyor diye bir soru sorulduğunda ne diyeceğiz? İşte burada bir kabul söz konusu(tepeden inme bir kabul değil). Filtremizin en büyük kazancının 0.707 yani 1/kok(2) sine kadar kazanç veren aralıktaki işaretleri geçiyor olarak kabul eder daha düşük kazanç veren frekanslardaki işaretleri geçirmiyor olarak kabul ederiz. 1/kök(2) denmiş, tam bu frekansta gelen işaret ilk büyüklüğünün 1/kök(2) sine düşüyor, enerjisinin de yarısını kaybediyor, bu frekanstan sonraki işaretler enerjilerinin %50 sinden fazlasını kaybediyor. Sonuç olarak en büyük kazancın tam 0.707 sine denk gelen frekansa alçak geçiren filtremizin kesim frekansı diyoruz, kabul ediyoruz. Bu devremizde kesim frekansımızı bulmak istediğimizde:

olduğunu görürüz. Şimdi gerçek değerlerle filtremizde ne olup bittiğini daha iyi anlamaya çalışalım son olarak bir benzetim:) (simülasyon) yapalım bakalım bulduklarımız doğru mu.

Bu arada biz burada bir alçak geçiren filtrenin analizini yapıyoruz, elektronikçiler analizden çok tasarım yaparlar. Analizi ise nasıl tasarım yapılır konusunda bilgi edinmek için yaparlar. Başka bir arkadaşın yaptığı tasarımı anlamak için de analiz yapılabilir o ayrı. Şimdi bir alçak geçiren filtremiz olsun, R=1k, C=1uf olsun.

Bu değerler verildiğinde filtremizin kesim frekansını yukarıda türettiğimiz Fkesim den bulabiliyoruz. Ancak biz kesim frekansını bulmaktansa filtremizin nasıl davrandığına bakacağız.

Transfer fonksiyonumuz elimizdeki R C değerleriyle:

oldu. Filtremizin, gelen işaretleri transfer fonksiyonumuzun büyüklüğüyle çarptığını, gelen işaretlerin fazını da transfer fonksiyonumuzun fazı kadar kaydırdığını ve transfer fonksiyonumuzun da gelen işaretin frekansına bağlı bir fonksiyon olduğunu biliyoruz. Bu kural tüm lineer zamandan bağımsız filtreler için geçerlidir. (Bizim burada incelediğimiz filtreler lineer ve zamandan bağımsız; nonlineer filtreler özel amaçlar için tasarlanır) Aslında bu yazıdan akıllarda kalması gereken en önemli bilgi yukarı kalın harflerle yazdığım bilgidir. Ancak benim yapmış olabileceğim anlatım bozukluklarından bunu tam olarak aktaramamış olabilirim Bu cümlenin matematiksel ifadesi şudur: Vgiris filtreye giren işaret, Vçıkış ise çıkan:

Neyse devam edelim.

Peki f=300 Hz frekansında bir sinüsoidal işaret bu filtrenin girişine uygulandı, çıkışta ne görürüz? Yine bir sinüsoidal göreceğimiz kesin, çünkü filtremiz lineer ve zamandan bağımsız(lineerlik ve zamandan bağımsızlık ayrı bir konudur) ancak büyüklüğü ve fazı değişmiş bir sinüsoidal. Çıkıştaki işaretin yeni büyüklüğü ne oldu acaba? Transfer fonksiyonumuzun o frekanstaki büyüklüğü*işaretimizin ilk büyüklüğü:)

Giriş işaretimiz

olsun.

f=300, w=600*pi deki transfer fonksiyonumuzun büyüklüğü:

Fazı:

olur. Bu durumda çıkış işaretimiz:

olur.

10 V büyüklüklü bir sinüsoidal işaret çıkışta 4.7 volt büyüklüklü bir işarete düştü ve fazı -62 derce kaydı. Bu giriş işaretimizin frekansı daha farklı olsaydı acaba 10V büyüklüğü kaça düşecekti? Yukarıya yazdığımız transfer fonksiyonumuzun büyüklüğünü çok yüksek frekanslı işaretler için hesaplamayı düşündüğümüzde sonucun 0 a yaklaştığını görürürz. Yani eğer giriş işaretimizin frekansı f=100MHz olsaydı çıkışta büyüklüğü neredeyse 0 a düşmüş bir işaret görecektik. Peki f=10 Hz olsaydı? Gelin beraber bakalım:

olacaktı(faz kaymasını hesaplamıyorum, fi diyelim) ve çıkış işaretimiz:

olacaktı. Gördüğünüz gibi filtremiz 10Hz frekanslı işaretimizin büyüklüğünü nerdeyse hiç değiştirmiyor. 10Hz ve 300Hz de filtremizin gelen işaretlerin büyüklüğünü nasıl değiştirdiğini gördük, şimdi filtremizin diğer tüm frekanslardaki(1 kHz e kadar bakacağız ) davranışını görebilmek için transfer fonksiyonu büyüklüğünün frekansa bağlı değişim grafiğini çizdirelim:

Matlabi açıp:

f=0:0.1:1000;

yazdığımızda grafiğimiz:

olur.

Bir de grafik üzerinden yorum yaparsak: Görüldüğü üzere 10Hz de gelen bir sinuzoidal işaret çıkışta ilk büyüklüğü*0.998 büyüklüğünde görülüyor, yani nererdeyse olduğu gibi geçiyor. 300Hz de gelen bir sinuzoidal ise çıkışta ilk büyüklüğü*0.46 büyüklüğünde görülüyor, yani büyüklüğünün yarıdan fazlasını kaybediyor.

Arkadaşlar burda hep tek frekanslı bir işaretten bahsettik, bunu filtremizin davranışını görmek için yaptık. Ancak tabi ki filtremize içerisinde birçok frekans barındıran işaretler gelecek, yoksa süzmenin ne anlamı olur! İçerisinde birden çok frekans barındıran işaretlerde her bir frekanstaki işarete filtremiz ayrı ayrı davranır ve çıkışta sonuç yine bu ayrı sonuçların toplamı olarak belirir(superposition). Mesela konuşmamızı elektriksel işarete çevirdiğimizde içerisinde birçok frekans bileşeni olduğunu görürürüz, bu işareti alçak geçiren bir filtreyle süzdüğümüze konuşma işareti içerisindeki yüksek frekanslı(daha tiz) bileşenler çıkışta kendilerini pek gösteremeyecek ve daha kalın bir konuşma sesi duyacağız. Umarım demek istediğimi anlatabilmişimdir.

Şimdi de alçak geçiren filtremizin pratik bir uygulamasını yapalım.
Hoparlörümüze gelen ses işaretinin frekanslarının 100Hz-3Khz arasında değiştiğini varsayalım ve nerden geldiğini bilmediğimiz bir 15KHz büyüklüklü bir işaret(gürültü) hoparlörümüzde tiz bir cızırtıya sebep oluyor olsun. Bildiğiniz gibi tek frekanslı bir sinüsoidal işaret sadece dııt sesi verir(frekansı duyma aralığımız 20Hz-20KHz arasında ise). Normalde insan sesinde(yani konuşurken) farklı frekanslarda farklı büyüklükte bileşenler vardır(pratikte bu bileşenlerden 3KHz e kadar olanlar konuşmanın anlaşılması için yeterlidir). Örneğin radyo dinlerken farklı frekanslarda farklı büyüklükteki işaretleri aynı anda işitiyoruz ama gelin görün ki arkada 15KHz büyüklüğünde bir gürültü orda kendi telinden çalıyor, cızırtı yapıyor Öyle bir alçak geçiren bir filtre tasarlayalım ki duymak istediğimiz aralığı alalım gerisini almayalım. Yani öyle R C değeri seçelim ki 15KHz lik bir işaret geldiğinde transfer fonksiyonumuzun büyüklüğü çok küçük olsun(kapasite elemanımızın tepkinliği çok küçük olsun), dolayısıyla çıkıştaki 15KHz lik işaretin büyüklüğü de çok küçük olsun, duymayalım. Biz artık bu seçimi transfer fonksiyonuna bakarak değil, türettiğimiz Fkesim ifadesine bakarak bulabiliyoruz. Yani filtremizin kesim frekansının ne olmasını istiyorsak fkesim=1/(2*pi*R*C) ye eşitleyip uygun R ve C elemanlarıyla filtremizi gerçekliyoruz.

Bizim burada ses işaretimiz olmayacak ses işaretine benzetmeye çalışacağımız (100Hz, 1KHZ ve 2KHZ aynı büyüklüklü işaretleri toplayarak) bir işaretimiz olacak, çok benzemiyor ama umarım ne yapmak istediğimiz anlaşılıyordur.

Ses işaretimizi PSpice da modellemek istersek bileşenlerimizi bir toplayıcıya veririz:

Çıkışımız(ses işareti modelimiz) zamanda ve frekans ekseninde:

şeklinde olur. Bu tabi gürültü binmemiş, temiz ses işaretimiz, 15KHz lik gürültü yü bu işaretimize bindirdiğimizde:

Gürültülü işaretimiz, zamanda ve frekans ekseninde:

olur.

Geldik filtre tasarım kısmımıza, giriş işaretlerimizin 100Hz-2KHz arasında değiştiğini görüyoruz gürültü işaretimiz ise 15KHz. O zaman kesim frekansı 3KHZ olan bir alçak geçiren filtre tasarlayalım(ses işaretimizin önemli kısmının 3KHz den düşük frekanslı işaretlerde olduğunu hatırlayınız):

olduğunu biliyoruz. Burada önemli olan R*C çarpımı, elimizdeki direnç ve kapasitelere göre bu değere en yakın olacak şekilde seçim yapabiliriz. Ben C=22nF R=2.4 K seçtim.

Süzülmüş işaretimiz ve altta süzülmemiş(gürültülü) işaretimiz ve frekans ekseninde süzülmüş işaretimiz:

ve süzülmüş işaretin frekans eksenindeki görüntüsü

(15Khz lik bileşenin iyice küçüldüğüne ve ses işaretimizdeki yüksek frekanslı bileşenlerin alçak frekanslılara göre büyüklüklerinin daha az olduğuna dikkat ediniz):

Sonradan yazılan ek iki paragraf:
Burda bir pratik uygulama yaptığımızı söyledik ama ne kadar pratik! Alçak geçiren filtre yaparken bir R direnci kullandık. Günlük hayatta devrelerimizde alçak geçiren filtre uygulamak istediğimiz yere paralel bir kapasite bağlarız, genellikle direnç bağlamayız. Çünkü kapasiteyi bağladığımız yerden sinyalin geldiği tarafa baktığımızda zaten bir iç direnç vardır.  Örn: Bir güç kaynağının DC çıkışı alçak geçiren filtreden geçirilirken sadece paralel bir kapasite bağlanır çünkü kaynağın zaten bir iç direnci vardır. Bir güç kaynağının çıkışında saf DC görmek isteriz, dolayısıyla R*C çarpımı ne kadar yüksek olursa o kadar iyi olur. C yi ne kadar yüksek seçersek o kadar saf DC elde ederiz. C yi yüksek seçmenin bir dezavantajı çıkışta DC değerin olması gereken değere biraz daha geç oturması.

Yukarıda yaptığımız örnek uygulama için de durum aynı, hoparlöre gelen sinyalin kaynağının zaten bir iç direnci var, bize düşen 15Khz lik gürültüyü bastıracak 2-3KHz ses bileşenlerini geçirecek şekilde bir C değeri seçmek. Bu C değerini ister deneyerek belirleyebilirsiniz isterseniz -mümkünse- sinyal kaynağının iç direncini ölçerek belirleyebilirsiniz.

Hatırlarda kalması açısından alçak geçiren filtremizin davranışının net bir ifadesi aşağıdaki resimde(resim kaynak adına ulaşamdığım bir içerikten -what’s a capacitor? -):

Umarım faydalı olmuştur, bulduğunuz hataları bildirirseniz memun olurum. İyi çalışmalar.

Merhaba arkadaşlar bu yazıda RC devrelerinin analizini yapmaya çalışacağız, genellikle kitaplara formül olarak düşülen denklemlerin aslında basit bir birinci mertebeden diferansiyel denklemin çözümünden türediğini göreceğiz.

RC devrelerinde adından da anlaşıldığı üzere ve yukarda da resmi görüldüğü üzere seri bağlı direnç ve kapasiteden oluşan bir devrenin davranışı incelenir. Biz bu basit devrenin analizinde devre analizinin en temel kanunlarından olan KVL yani kirchoff voltaj yasasını kullanacağız.

I yönünde bir KVL dönersek;

1) olur. Burdaki I(t) t anında devrede dolaşan akım ve V(t) t anındaki kapasite gerilimidir.

Kapasitenin tanım denkleminin

Q= C. V olduğunu biliyoruz. Her iki tarafın t ye göre türevini aldığımızda:

dq/dt = C . dV(t)/dt olur. Yani t anındaki kapasite akımının voltajı cinsinden değeri;

I(t) = C . dV(t)/dt olur. Buna göre KVL den yazdığımız ilk eşitlik

2) – ε + C. dv(t)/dt . R + V(t) = 0 haline gelir.

kolaylık olması açısından dV(t)/dt ifadesi yerine V’ yazarsak eşitliğimiz:

3) C.R.V’ + V = ε haline gelir ki bu denklem görmeye alışık olduğumuz diferansiyel denklem modellerindendir; birinci mertebeden, doğrusal, homojen olmayan dif. denklem(first order linear non-homogen diff. equ.). Bu denklemi birinci mertebeden doğrusal diferansiyel denklem(first order linear dif. equ) olarak düşünüp çözebileceğimiz gibi(integral faktörü bularak) yüksek mertebeli diferansiyel denklem çözüm yöntemlerinden birini kullanarak da çözebiliriz. Tabi burada bir mesele de ε un yani devremizin kaynağının nasıl bir davranış gösterdiğidir. Kaynağımızın zamana bağlı değişim gösteriyor olup olmaması çözümümüzü değiştirecektir. Bu yazıda sabit kaynaklı devreleri değerlendirdiğimiz için kaynağımızın sabit olduğunu düşünerek 3 nolu denklemimizi çözelim.

Diferansiyel denklemimizin çözümünün Y=Yh + Yp şeklinde olduğunu biliyoruz. Burda Yh , V(t) nin geçici(transient response) tepkisi, Yp V(t) nin kalıcı(steady-state response) tepkisini göstermektedir.Çözümü bulduğumuzda t sonsuza giderken geçici etkinin ortadan kalktığını, kalıcı tepkinin devam ettiğini göreceğiz. Önce Yh i bulalım:
Yh:

C.R.V’ + V = 0

Geçici hal çözümümüzün aşağıdaki formda olduğunu biliyoruz, bulmamız gerekenler c1 ve r değeri.
V = c1 . e^(r* t)

V’ = c1 . r . e^(r*t) bu iki ifadeyi yukarda yerine yazdığımızda:

c1 . e^(r *t) [ C. R .r + 1 )]= 0 olur, bu durumda eşitliğin sağlanması için C.R.r = -1 olmalıdır.

r = – 1/ R.C bu durumda Yh (homojen kısmın çözümü):

Yh = c1. e^(-t/RC) olur.(c1 sabit bir sayıyı temsil ediyor, kapasite sığası C ile bir ilgisi yok, c1 değeri kapasitenin ilk voltajıyla ilgilidir)

Sıra Yp: ın çözümüne geldi, yöntem olarak bilinmeyen katsayılar yöntemi (method of undetermined coefficients) kullanabiliriz, zaten kaynağımız da sabit olduğu için işimiz oldukça kolay. Sağ tarafta 0. dereceden bir polinom gördüğüm için yöntem gereği önereceğim Yp= A olacaktır. Yerine yazıp A yı çektiğimizde(Yp‘ 0 olur ve Yp direkt ε a eşit olur)

Yp:
Yp = ε . Bu durumda genel çözümümüz Yh + Yp ve de orjinal denklemimize uyarlarsak;

V(t) = c1. e^(-t/RC) + ε olur. Burda c1 sabitini bilmiyoruz, bulabilmemiz için bir başlangıç değerine sahip olmamız gerekir( yani herhangi bir t anındaki V(t) yi biliyor olmalıyız ).

V(0) = V0 olarak bildiğimizi varsayalım, genelde 0 anındaki değer verilir veya bulunur.

V(0) = c1 + ε = V0 olacağından

c1 = V0 – ε olur. c1 i yerine yazdığımızda:

V(t) = (V0 – ε)* e^(-t/RC) + ε olduğunu buluruz. Böylece bu devrede kapasitemizin geriliminin zamana bağlı davranışını ifade etmiş olduk.

Şimdi de bu sonucu biraz yorumlamaya çalışalım:

t=0 anında kapasite gerilimimiz V(0), eşitliğimizde t yerine 0 yazarsak:

V(0) = (V0 – ε). e^(-0/RC) + ε = V0 – ε + ε = V0 bu sonuç bizi şaşırtmadı çünkü biz hesaplama yaparken kapasitenin 0 anında bir V0 gerilimine sahip olduğunu varsaymıştık. V0 gerilimimiz 0 da olabilir, yani kapasitemizin başlangıç gerilimi olmak zorunda değil.

V(t) nin gidişatına baktığımızda eksponensiyel azalmanın olduğu (V0 – ε) ifadesinin giderek etkisinin azalacağını ve t = sonsuz olduğunda sadece ε değerinin kalacağını görürüz. Nitekim t yerine 0 yazdığımız gibi sonsuz yazarsak V(sonsuz)=ε olduğunu görürüz. Anlaşıldığı üzere ekponensiyel kısım sadece bir süre etkisini gösterdikten sonra etkisini kaybedecek ve kapasite gerilimi -kaynak varlığını sürdürdüğü müddetçe- ε olarak kalacaktır. Ne kadar bir süre etkisini gösteriyor? Vampire in Brooklyn movie download Yukarda da söylediğimiz gibi ekponensiyel kısım ancak sonsuzda 0 olur ve etkisinin tamamen yitmesi için sonsuza kadar beklememiz gerekir , ancak 5RC kadar vakit geçtiğinde e-5RC/RC ifadesinin alacağı değer çok küçük olacağından 0 olduğu ve artık etki etmediği kabul edilir, yani sorumuzun cevabı 5*R*C saniyelik bir süre. Bu zaman miktarı aynı zamanda 5 zaman sabiti kadar olarak adlandırılır, yani bir RC devresinde zaman sabitimiz R*C kadardır

.
RC Zaman Sabiti:
Daha basit bir ifadeyle RC zaman sabiti bir RC devresinde geçici hal tepkisinin ne kadar süreceği hakkında bilgi verir. Şöyle ki: dolu bir C kapasitesi bir R direnci üzerinden boşaltılmak istenirse veya boş bir C kapasitesi bir R direnci üzerinden doldurulmak istenirse bu işlemlerin herbiri 5*RC kadar zaman alacaktır. Örn: 1 uF bir kapasiteyi 1k üzerinden +X Volta doldurmak istersek bu işlem için 5RC=5*(1/000000)*1000=5ms zaman geçecektir. X volta dolmuş kapasitenin boşaltılması da aynı.

“Zaman sabitinin birimi nasıl saniye olabilir? ” sorusu akıllara gelmiş olabilir, şöyle: kapasite tanım bağıntımız Q=C.V idi, bu durumda C nin birimi coulomb / V dir. RC nin birimi ise ohm*coulomb/V dir. Ohm/V nin 1/A (bir bölü amper) olduğunu ohm yasasından biliyoruz. Bu durumda RC nin birimi coulomb/A oldu. Akımın tanım bağıntısın dQ/dt olduğunu biliyoruz, yani akımın birimi aynı zamanda coulomb/t dir. Bu durumda RC nin birimi coulomb/(coulomb/t) olacağından RC miz saniye cinsinden bir değer olacaktır(akım bağıntısında dQ/dt deki Q coulomb t de saniye cinsindendir).

Hatırlayacağınız üzere V(t) nin ekponensiyel azalmanın olduğu kısmını ilk yazdığımız diferansiyel denklemin(3 nolu denklem) homojen çözümden; ε u bulduğumuz kısmı da diferansiyel denklemimizin particular(kısmi) çözümünden bulmuştuk. Homojen ve particular ifadeleri matematiksel ifadelerdir, bu ifadelerin devremizdeki karşılıkları ise sırasıyla, geçici ve sürekli hal tepkisi dir. Burda geçici hal: (V0 – ε). e-t/RC ifadesinden gelmekte, kalıcı hal ise ε ifadesinden gelmektedir, umarım neden geçici ve kalıcı dediğimiz anlaşılmıştır. Şimdi isterseniz sonucumuzu görselleştirebilmek için kapasitemizin gerilimin zamana göre değişimini veren ifadenin yani V(t) = (V0 – ε). e-t/RC + ε matlab yardımıyla grafiğini çizelim.

Grafiğimizi çizdirmeden önce nasıl bir grafikle karşılaşırız sorusuna cevap aramakta fayda var.İlk durumda kapasitemizdeki gerilimin 0 olduğunu yani olmadığını düşünelim, her şeyden önce ilk değerimizin 0 ve son değerimizin ε olacağını denklemimize baktığımızda görebiliyoruz ve 5RC zamana kadar bir geçiş(artış) olacak(5RC zamandan sonra çok az bir artış sonsuza kadar devam edecek ancak biz o artışı ihmal ediyoruz) ve sonrasında kapasite gerilim ε olarak kalacaktır. Fiziksel yapısı gereği kapasite gerilimi hiç bir zaman sıçrama yapamaz yani ani bir şekilde 3V gibi bir gerilimden 5V gibi bir gerilime atlayamaz. Kapasite geriliminin ani değişememesi sebebiyledir ki kapasite elemanının durum değişkeni(state variable) voltajıdır, durum değişkeni herhangi bir sistemin durumuyla ilgili bize öz bir bilgi verir. Mesela bir kapasite elemanı üzerinde 4V luk gerlim varsa deriz ki demek ki bir kaynak bu kapasiteye bir süre uygulanmış. Kapasite belleği-hafızası- olan bir elemandır ve belleğinde voltaj değerini tutar. Eğer kapasitenin durum değişkenine akımıdır demeye kalkacak olursak aşağıda göreceğimiz gibi bir anda 0 A den 5 A gibi bir değere çıkabilen veya 5A den bağlantıyı açtığımızda bir anda 0A a düşebilen bir durum değişkeni bize ne ifade edebilir ki!

V0= 0, kaynağımız ε=10V, R=10k ohm C=0.1 uF (RC zaman sabitimiz= 10000ohm * 0.1 uF = 1 ms oldu)

Beraber çizdirelim, Matlab’ı açalım:

t=0:0.0001:10*0.001; %yazarak 0 dan 10 milisaniyeye kadar 100 değer oluşturalım.
%(5. ms de kapasitemizin hemen hemen dolacağını biliyoruz )
%Formülümüzü yazalım:
V=(0-10)*exp(-t/10^-3)+10;
%ve çizdirelim:
plot(t,V);
%Eksenlerimize isimlerini verelim:
xlabel('zaman(saniye)');
ylabel('Gerilim(V)');
grid

Dediğimizde grafiğimiz:

şeklinde çıkmış olmalı, görüldüğü gibi 5RC zamanda (5.ms) kapasitemiz hemen hemen dolmuş, ε=10V değerine ulaşmıştır. RC kadar zamanda kapasitemiziz %63 ü dolmuş olur, yani kapasitemiz 6,3 V a dolmuştur.(Bunu eşitliğimizde t yerine RC yazarak kolayca bulabiliriz) .

Neticeten kapasite olarak adlandırdığımız devre elemanımız nasıl davranıyor?
Uçları arasındaki gerlimi ani değişemiyor(0V iken 5V olamıyor mesela) ancak geçirdiği akım ani-bir anda- değişebiliyor, nitekim devremize kaynağımızı bağlamadan önce akımı 0 iken bağladığımız anda ε/R değerine çıkıyor ve zamanla azalıyor ve sonra sıfır oluyor. Yani kapasitemiz ilk anda geçirebileceği max akımı geçiriyor, 5RC zaman sonra gerilimi kendisini besleyen kaynakla aynı olacağı için akım duruyor, 0 oluyor, çünkü gerilim farkı kalmıyor. Belki biraz genel bir cümle olacak ama: kapasitemiz t=0 anında kısa devre gibi t>5RC zamanında açık devre gibi davranır diyebiliriz(t=0 anında kısa devre gibi davranması başlangıçtaki V(0)=0 olmasına bağlıdır, buradaki t=0 durumu çok göreceli olduğundan kesin bir şey söylemek mümkün değildir ancak cümlemizi şöyle netleştirebiliriz: t=0 anında boş olduğu bilinen bir kapasite t=0 anında kısa devre gibi t>5RC zamanında açık devre gibi çalışır diyebiliriz ). Kapasite gerilimimiz ani yükseliş yapamayacağı gibi ani düşüş de yapamıyor. Şimdi de ani değişimli bir kaynağı(kare dalga üreten) RC devremize uygulayalım ve bakalım kapasitemizin gerilimi nasıl değişiyor:

Görüldüğü gibi kare dalgamız max değerine aniden çıkmasına rağmen kapasite gerilimimiz hemen yetişemiyor(5RC zaman gerekiyor) ve kare dalgamız 0 a düştüğünde de kapasite gerilimimiz hemen sıfıra düşemiyor. Peki kare dalgamızın periyodunu biraz arttırsaydık ne olurdu? Kapasite dolmak için yeterlli zamanı(5*R*C) bulacağından rahat rahat dolabilecekti. Seçtiğimiz örnek değerlere göre biliyoruz ki 5*R*C çarpımı 5ms, o zaman periyodu 20 ms seçelim bakalım ne oluyor:

Görüldüğü üzere kapasitemiz 10ms zaman içerisinde rahat rahat dolabiliyor(veya boşalıyor).

Kapasitemizin dolabilmesi(veya boşalabilmesi) için hiç zaman tanımayan 300us periyotlu kare dalga uygularsak:

Burda da görüldüğü üzere kapasite voltajımız neredeyse sabit kalıyor, çünkü dolabilmesi veya boşalabilmesi için süre yok.

Yukarıdaki denemelerimizden çıkaracağımız önemli bir sonuç da şudur ki: Kapasite elemanımız üzerine uygulanan AC gerilimin frekansı düştükçe(periyodu arttıkça) kapasitemiz bu gerilimi takip edebildiği için daha yüksek tepkinlik gösterir, yani varlığını daha iyi hissettirir. Frekans arttıkça kapasite elemanı varlığını hissettirememeye başlar, yani düz bir tel gibi davranmaya başlar. Yukarıda ikinci yaptığımız 300us periyodu biraz daha düşürecek olsaydık(frekansı arttırsaydık) artık kapasite uçlarında neredeyse hiç gerilim okuyamayacaktık. “Klişe” bir cümleyle kapasite elemanı yüksek frekanslarda kısa devre gibi, düşük frekanslarda açık devre gibi davranır.

Bu yazıda yaptığımız analizlerin bize kalan bir diğer yegane pratik bilgisi de şudur: Bir kapasite ve bir direnç seri bağlı ve biz bu devreye A V büyüklüğünde DC bir gerilim uyguladık, ne kadar süre sonra kapasite gerilimimiz A V olur, cevap basit: 5*R*C kadar süre sonra. Peki, B V a dolmuş bir kapasitenin kaynak bağlantısını kesip bir R direnci üzerinden boşaltmak istiyoruz, ne kadar sürede boşalır, 0 V olur? 5*R*C sürede.

Kapasitemizin geriliminin zamana göre değişimini bir üstte çizdirdik, peki akımı? Yukarda ilk anda max olduğunu sonra 0 a kadar azaldığını söyledik. Şimdi de yine Matlab yardımıyla (yukarda verdiğimiz değerlerle) kapasitemizin akımının zaman göre değişimini çizdirelim.

Değerlerimiz şöyleydi:
V0= 0, kaynağımız ε=10V, R=10k ohm C=0.1 uF (RC zaman sabitimiz= 10000ohm * 0.1 uF = 1 ms oldu)

Bunun için önce akımın zaman bağlı değişimini veren ifadeyi bulalım.

Kapasitemizin akımının:

I(t) = C . dV(t)/dt olduğunu biliyoruz, o zaman önceden yazmış olduğumuz V(t) ifadesinin t ye göre bir defa türevini alıp C ile çarptığımızda i(t) ifadesini bulabiliriz.

V(t) miz
V=(0-10)*exp(-t/10^-3)+10 idi.
Bu durumda:

i(t)=C*-10*exp(-t/10^-3)/ (-1/10^-3) olur , yani:
i=0.1*10^-6*-10*exp(-t/10^-3)*(1/(-1/10^-3)) olur(ifade biraz karışık görünüyor ancak yaptığımız iş V(t) yi türetip C ile çarpmak).

i=0.1*10^-6*-10*exp(-t/10^-3)*(-1/10^-3) ifadesini matlaba verip t ye bağlı değişimini çizdirmek istediğimizde;

plot(t,i)

grid dediğimizde grafiğimiz:

şeklinde olur, görüldüğü gibi t=0 anında akımımız 10V/10k dan 10^-3 amper yani 10ma.

Akımımız 10 mA den başlayıp(0 anında 0 amperden 10 mA e ani bir çıkış var, demek ki kapasite akımı ani değişim gösterebiliyormuş.) 5RC saniye sonra -kapasite gerilimimiz 10V a ulaştığı için- 0 a düşüyor.

Sorular:
1) Başlangıçta boş olduğu bilinen 10uF lık bir kapasiteye 1k lık direnç üzerinden 9V luk bir kaynak bağlanmıştır. Kapasite 9V a ne kadar sürede dolar?